Линия задержки

 

Изобретение относится к микроэлектронике и вычислительной технике, а именно к схемам линий задержки, широко применяемым для обеспечения синхронизации между электронными системами различного назначения. Целью изобретения является повышение надежности и точности задания величины задержки. Линия задержки имеет п ячеек задержки, каждая из которых содержит выходной инвертор, первый и второй времязадающие конденсаторы. В каждую ячейку введены элемент 2ИЛИ-НЕ, элемент 2И с прямым и инверсным входами, первый и второй переключатели тока, шина опорного напряжения, двойной инвертор с прямым и инверсным выходами, элемент НЕ, первый и второй транзисторы, первый и второй диоды, первый и второй резисторы. По сравнению с прототипом, имеющим навесные времязадающие конденсаторы в каждой ячейке линии задержки, предлагаемое устройство содержит два времязадающих конденсатора на всю линию задержки, один из которых осуществляет задержку фронта входного сигнала, а другой - задержку среза . 2 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 Н 03 К 5/13

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4837034/21 (22) 11.06,90 (46) 23.08,92. Бюл. N 31 (71) Производственное объединение Гамма" (72) Н.Г.Мелентьев и О,Г,Казаринов (56) DATA Book, Digital integrated Circuits, edition. 1987, р. 432, 439-441. (54) ЛИНИЯ ЗАДЕРЖКИ (57) Изобретение относится к микроэлектронике и вычислительной технике, а именно к схемам линий задержки, широко применяемым для обеспечения синхронизации между электронными системами различного назначения. Целью изобретения является повышение надежности и точности задания величины задержки, Линия задержки имеет

Изобретение относится к микроэлектронике и вычислительной технике, а именно к схемам линий задержки, широко и рименяемым для обеспечения синхронизации между электронными системами различного назначения.

Известны гибридные линии задержки, в которых наряду с бескорпусной ИС,используемой как входной и выходные буферы, монтируются конденсаторы, катушки индуктивности, резисторы, имитирующие характеристики длинных ка бел ьн ых линий, Недостатками этих схем являются низкая надежность, связанная с применением навесного монтажа пассивных элементов,и невысокая точность задания величины задержки, связанная с разбросом параметров

„„ЯЛ„„1757091 А1 и ячеек задержки; каждая из которых содержит выходной инвертор, первый и второй времязадающие конденсаторы. В каждую ячейку введены элемент 2ИЛИ-НЕ, элемент

2И с прямым и инверсным входами, первый и второй переключатели тока, шина опорного напряжения, двойной инвертор с прямым и инверсным выходами, элемент НЕ, первый и второй транзисторы, первый и второй диоды, первый и второй резисторы, По сравнению с прототипом, имеющим навесные времязадающие конденсаторы в каждой ячейке линии задержки, предлагаемое устройство содержит два времязадающих конденсатора на всю линию задержки, один из которых осуществляет задержку фронта входного сигнала, а другой — задержку среза. 2 ил. навесных элементов от одной ячейки линии задержки к другой, . Ql

Наиболее близким техническим решением к изобретению является линия задержки, содержащая вход, десять ячеек задержки, включающих. выходные инверторы, выходы которых подключены к соответствующим выходам линии задержки, каждая ячейка включает навесные времязадающие элементы — конденсатор и индуктивность, вход линии задержки рез входной инвертор подключен к первой ячейке, навесные времязадающие элементы ячеек соединены между собой последовательно.

При поступлении сигнала на вход линии задержки он передается на выходы с опре1757091 деленной временной задержкой, соответствующей данному выходу.

Недостатком известной пинии является низкая надежность схемы, связзчнэя с наличием навесных времязадающих элементов (конденсаторав и индуктивностей) в каждой ячейке линии задержки. Кроме того, разброс параметров навесных элементов от ячейки к ячейке приводит к снижению точности задания величины задержки.

Цель изобретения — повышение надежности схвмы и точности задания величины задержки.

Указанная цель достигается тем, что в схему линии задержки, содержащую вход, и ячеек задержки, каждая из которых содержит выходной инвертор, выходы инверторов соединены с соответствующими и выходами линии задержки, первый и второй времязадэющие конденсаторы, первые выводы которых соединены с общей шиной, согласно изобретению в каждой из и ячеек введены элемент 2ИЛИ-НЕ, элемент 2И с прямым и инверсным входами, первый и второй переключатели тока, шина опорного напряжения, двойной инвертар с прямым и инверсным выходами, элемент НЕ; первый и второй транзисторы, первый и второй диоды, первый и второй резисторы. Выход элемента 2ИЛИ-НЕ подключен к входу выходного инвертора, первый вход элемента

2ИЛИ-НЕ соединен с выходом элемента 2И, а второй вход — с прямым выходом первого переключателя тока, прямой вход элемента

2И соединен с выходом элемента HF, а инверсный вход — с прямым выходом второго переключателя тока, вход первого переключателя тока подключен к прямому выходу двойного инвертора, а вход второго переключателя тока — к инверсному выходу двойного инвертора, вход двойного инвертора соединен с входом элемента НЕ и подключен к входу ячейки задержки, шина опорного напряжения подключена к первому и второму переключателям тока. Змиттер первого транзистора соединен с прямым выходом двойного инвертора, его база соединена с анодом первого диода и через первый резистор с шиной питания, коллектор первого транзистора соединен с втбрым выводом первого времязадающего конденсатора, катод первого диода — с выходам элемента 2ИЛИ-НЕ, эмиттер второго транзистора — с инверсным выходом двойного . инвертора, ега база — c анодом второго диода и через второй резистор с шиной питания, коллектор второго транзистора соединен с вторым выводом второго времязадающего конденсатора, катод второго диода подключен к выходу выходного инвертора, С второй по и-ю ячейки задержки введены также в ячейки задержки третий и четвертый диоды, причем анод третьего диода подключен к аноду первого диода, а

5 анод четвертого диода — к аноду второго диода, катод третьего диода и-й ячейки соединен с выходом выходного инвертора (n-1)-й ячейки, а катод четвертого диода и-й ячейки — с выходом элемента 2ИЛИ-НЕ (n-1)-й ячейки, выход (и-1)-1 ячейки соединен с входом и-й ячейки, вход линии задержки — с входом первой. ячейки, На фиг. 1 представлена схема линии задержки; на фиг. 2 — эп ары напряжений, поясняющие работу схемы.

Линия задержки включает в себя и последовательно соединенных ячеек задержки; выход ячейки 1 соединен с входом ячейки 2, выход ячейки 2 — с входом ячейки п-1, выход ячейки и-1 — с входом ячейки и.

Вход ячейки 1 образует вход линии 3 задержки. В ыходы ячеек 1, 2, п-1, п задержки образуют соответствующие выходы 4-7 линии задержки. Ячейка 1 состоит из двойного инвертора 8, имеющего прямой и инверсный выходы, вход которого соединен с входом элемента НЕ 9 и образует вход ячейки задержки, прямой выход двойного инвертора 8 соединен с входом первого переключателя 10 тока и эмиттером первого транзистора 11, база которого подключена к аноду первого диода 12 и через первый резистор 13 к шине питания, инверсный выход двойного инвертора соединен с входом второго переключателя 14 тока и эмиттером второго транзистора 15, база которого подключена к аноду второго диода 16 и через второй резистор 17 к шине питания, Прямой выход второго переключателя 14 тока подключен к инверсному входу элемента 2И 18, прямой вход которого соединен с выходом элемента НЕ 9. Выход элемента 2И 18 соединен с первым входом элемента 2ИЛИ-НЕ

40 тора 20 соединен с катодом второго диода

16 и образует выход ячейки задержки. Шина

21 опорного напряжения подключена к первому 10 и второму 14 переключателям тока, Ячейка 1 подключена к времязадающим

50 конденсаторам 22, 23. Коллектор первого транзистора 11 соединен с вторым выводам первого времязадающего конденсатора 22, коллектор второго транзистора 15— с вторым выводом второго времязадающего конденсатора 23, первые выводы время45 19, второй вход которого соединен с прямым выходом первого переключателя 10 така. Выход элемента 2ИЛИ-НЕ 19 соединен с входом выходного инвертора 20 и катодом первого диода 12, выход выходного инвер1757091 задающих конденсаторов 22, 23 соединены При изменении напряжения на входе 3 с общей шиной. с низкого уровня на высокий напряжение на

Ячейка 2, включающая в себя все эле- прямом выходе двойното инвертора 8 начименты ячейки 1 с описанными выше свя- наетнарастать, Апосколькуконденсатор22 зями, а именно двойной инвертор 24,,5 через открытый транзистор 11 подключен к имеющий прямой и инверсный выходы, эле- прямому выходу двойного инвертора 8, то мент НЕ 25, первый переключатель 26 тока,... время нарастания напряжения на прямом первый транзистор 27, первый диод 28, net- - вы îä,å двойного инвертора 8 определяется вый резистор 29, второй переключатель 30 временем заряда конденсатора 22 (фиг,2), тока, второй транзистор 31, второй диод 32, 10 При достиженйи величины напряжения раввторой резистор ЗЗ, элемент 2И 34 с пря- ной напряженйЮ на шине 21 опорного намым и инверсным входами, элемент пряжения срабатывает переключатель 10

2ИЛИ-НЕ 35, выходной инвертор 36, шину . тока и на его прямом выходе устанавливает37 опорного напряжения, подключенная к ся высокий уровень. времязадающим конденсаторам 22, 23, до- 15 На выходе элемента 2ИЛИ-НЕ 19 "устаполнительно включает в себя третий диод38 навливается низкий уровень, на выходе выи четвертый диод 39. Анод третьего диода . ходного инвертора 20 — высокий уровень и, 38 соединен с анодом первого диода 28, а соответственно, высокий уровень на выходе

его катод — с выходом выходного инверто-. 4 ячейки 1 (фиг.2). При этом диод 12 включара 20 ячейки 1. Анод четвертого диода 39 20 ется, а транзистор 11 выключается и, таким соединен с анодом второго диода 32, его образом, конденсатор 22 отключается от катод — с выходом элемента 2ИЛИ-НЕ 19 ячейки 1, Высокий уровень на катодах диоячейки 1. дов 28, 38 и низкий уровень на прямом выЯчейки п-1, и полностью повторяют ходе двойного инвертора 24 приводит к ячейку 2, связи между ними аналогичны 25 тому,чтотранзистор27включаетсятокомот связям между ячейками 1 и 2, . шины питания через резистор 29, подключает конденсатор 22 к ячейке 2 и разряжает

Работалиниизадержкинапримереwe- его через открытый транзистор 27 (фиг.2), ек 1 и 2 осуществляется следующим обра- - Высокий уровень на катоде диода 16 и низзом, 30 кий уровень на инверсном выходе двойного

Пусть на входе 3 сигнал отсутствует, на- инвертора 24 приводят к тому, что транзипряжение соответствует низкому уровню. стор 15 включается током от шины питания

Тогда на прямом выходе двойного инверто- через резистор 17, подключает конденсатор ра 8 также низкий уровень, а на его ийвер . - 23 к ячейке 1 и разряжает его через открыном выходе — высокий уровень. На прямом 35 тый транзистор 15, Поскольку на катоде дивыходе второго переключателя 14 тока бу- ода 39 низкий уровень, то он включен, а дет высокий уровень и, следовательно, на транзистор 31 выключен, и поэтому времявыходеэлемента2И18 — низкийуровень;На задающий конденсатор 23 не подключен к прямом выходе первого переключателя 10, ячейке 2, Соответствующим образом контока будет низкий уровень и, таким абра- 40 денсатор 23 не подключен к ячейкам п-1, и, зом, на выходе элемента 2ИЛИ-НЕ 19 — вы- Изменение напряжения на входе ячейсокий уровень, на выходе выходного ки 2 и, соответственно, на входе двойного инвертора 20 и выходе 4 ячейки 1 линии инвертора 24 приводит к тому, что напряжезадержки — низкий уровень, Соответствен- ние на прямом выходе двойного инвертора но, на выходе 5 ячейки 2, на выходе 6 ячейки 45 24 начинает нарастать. А поскольку конденп-1, выходе 7 ячейки п также будет низкий сатор22 черезоткрытыйтранзистор27подуровень.Таккакнакатодедиода12высокий ключен к прямому выходу двойного уровень, а на прямом выходе двойного ин- инвертора 24, то время нарастания напрявертора 8 низкий уровень, то транзистор 11 жения на прямом выходе двойного инвертовключен током, протекающим от шийы пи- 50 ра 24 определяется временем заряда тания через резистор 13 и, следовательно, конденсатора 22 (фиг.2). При достиг,нии времязадающий конденсатор 22 подключен величины напряжения равной напряж; лию к ячейке 1 и разряжен через открытый тран- на шине 37 опорного напряжения срабатызистор 11 и на нем низкий уровень напря- вает переключатель 26тока и на его прямом жения(фиг.2). Поскольку на катодедиода38 55 выходе устанавливается высокий уровень. низкий уровень, то он включен, а транзи- На выходе элемента 2ИЛИ-НЕ 35 устанавстор 27 включен, и поэтому времязадающий ливается низкий уровень, на выходе выход. конденсатор 22 не подключен к ячейке 2.. ного инвертора 36 — высокий уровень и.

Соответствующим образом конденсатор 22 соответственно, высокий уровень на выходе не подключен к ячейкам п-1, п: 5 ячейки 2 (фиг.2). При этом диод 28 включа

1757091 ется, а транзистор 24 выключается, и, таким образом, конденсатор 22 отключается от ячейки 2, При изменении напряжения нэ зходе 3 с высокого уровня на низкий на прямом выходе двойного инверторэ 8 устанавливается низкий уровень, который приводит к установлению низкого уровня на прямом выходе переключателя 10 тока. Однако ссгстояние выхода элемента 2ИЛИ-НЕ 19 не меняется, поскольку выход элемента НЕ 9 устанавливается в высокий уровень и выход элемента 2И 18 также устанавливается в высокий уровень, При этом напряжение на инверсном выходе двойного инвертора 8 нарастает медленно, поскольку конденсатор 23 через открытый транзистор 15 подключен к инверсному выходу двойного инвертора 8, и время нарастания напряжения на инверсном выходе двойного инверторэ 8 определяется временем заряда конденсатора 23 (фиг,2).

При достижении величины напряжения, равной напряжению на шине 21 опорного напряжения, срабатывает переключатель

14 тока и на его прямом выходе устанавливается высокий уровень, На выходе элемента 2И 18 устанавливается низкий уровень. на выходе элемента 2ИЛИ-HE 19 — высокий уровень и на выходе выходного инвертора

20 — низкий уровень и, соответственно, низ; кий уровень на выходе 4 ячейки 1 (фиг.2).

При этом диод 16 включается, а транзистор

15 выключается, и, таким образом, конденсатор 23 отключается от ячейки 1. Высокий уровень на катодах диодов 32, 39 и низкий уровень на инверсном выходе двойного инвертора 24 приводит к тому, что транзистор

31 включается током от шины питания через резистор 33, подключает конденсатор 23 к ячейке 2 и разряжает его через открытый транзистор 31. Изменение напряжения на входе ячейки 2 и, соответственно, на входе двойного инвертора 24 приводит к тому, что на прямом выходе двойного инвертора 24 устанавливается низкий уровень и также низкий уровень на прямом выходе переключателя 26 тока. Однако состояние выхода элемента 2ИЛИ-НЕ 35 не меняется, поскольку выход элемента НЕ 25 устанавливается в высокий уровень и выход элемента 2И

34 также устанавливается в высокий уровень. При этом напряжение на инверсном выходе двойного инвертора 24 нарастает медленно, поскольку конденсатор 23 через открытый транзистор 31 подключен к инверсному выходу двойного инвертора 24, и время нарастания напряжения на инверсном выходе двойного инверторэ 24 определяется временем заряда конденсатора 23 (фиг,2).

При достижении величины напряжения, равной напряжению на шине 21 опорного напряжения, срабатывает переключатель

30 тока, и нэ его прямом выходе устанавливается высокий уровень, На выходе элемента 2И 34 устанавливается низкий уровень, на выходе элемента 2ИЛИ-НЕ 35 — высокий уровень и на выходе выходного инвертора

20 — низкий уровень и, соответственно, низ10 кий уровень на выходе 5 ячейки 2 (фиг,2), При этом диод 32 включается. а транзистор

31 выключается и, таким образом, конденсатор 23 отключается от ячейки 2.

По сравнению с известным содержащим навесные времязадающие конденсаторы в каждой ячейке линии задержки, заявляемое решение содержит два времязадающих конденсатора нэ всю линию за20

4.0

55 держки, один из которых осуществляет задержку фронта входного сигнала, а другой — задержку среза. Эти Ko äàíñàòoðû в соответствующий момент времени подключаются к нужной ячейке линии задержки. Таким образом, уменьшение навесных времязадающих элементов до двух в заявляемом решении вместо п элементов в известном повышает надежность заявляемой линии задержки, Кроме того, наличие в заявляемом решении одного времязадащего конденсатора, задерживающего фронт сигнала, и одного времязадающего конденсатора, задерживающего срез сигнала, способствует повышению точности задания задержки, поскольку отсутствует разброс параметров навесных времязадающих элементов, Формула изобретения

Линия задержки, содержащая вход, и ячеек задержки, каждая из которых содержит выходной инвертор, выходы инверторов соединены с соответствующими и выходами линии задержки, первый и второй времязадающие конденсаторы, первые выводы которых соединены с общей шиной, отличающаяся тем, что, с целью повышения надежности и точности задания величины задержки, в каждую из и ячеек введен элемент 2ИЛИ-НЕ, элемент

2И с прямым и инверсным входами, первый и второй переключатели тока, шина опорного напряжения, двойной инвертор с прямым и инверсным выходами, элемент НЕ, первый и второй транзисторы, первый и второй диоды, первый и втОрой резисторы, соединенные так, что выход элемента 2ИЛИ-НЕ подключен к входу выходного инверторэ, первый вход элемента 2ИЛИ-НЕ соединен с выходом элемента 2И, а второй вход — с прямым выходом первого переключателя тока, прямой вход элемента 2И соединен с

1757091

10 напряжения выходом элемента НЕ, а инверсный вход— с прямым выходом второго переключателя тока, вход первого переключателя тока подключен к прямому выходу двойного инвертора, а вход второго переключателя То- 5 ка — к его инверсному выходу, вход двойного инвертора соединен с входом . элемента НЕ и,подключен к входу ячейки задержки, шина опорного напряжеййя подключена к первому и второму переклю- 10 чателям тока, эмиттер первого транзисто- ра соединен с прямым выходом двойного инвертора, его база соединена с анодом первого диода и через первый резистор— с шиной питания, коллeêòîð первого тран- 15 зистора соединен с вторым выводом первого времязадающего конденсатора, катод первого диода соединен с выходом элемента 2 ИЛИ-НЕ, эмиттер второго транзистора соединен с инверсным выходом двойного инвертора, его база соединена с анодом втброго диода и через второй резистор — с шиной питания, коллектор второго транзистора соединен с вторым выводом второго времязадающего конденсатора, катод второго диода подключен к выходу выходного инвертора, с второй по и-ю ячейки задержки введены также третий и четвертый диЬды, причем анод четвертого диода подключен к аноду второго диода, катод третьего диода и-й ячейки соединен с выходом выходного инвертора (и -1)-й ячейки, а катод четвертого диода и-й ячейки соединен с выходом элемента 2ИЛИ-Н Е (и-1)-й ячейки, выходной инвертор (и-1)-й ячейки соединен с входом и-й ячейки, вход линии задержки соединен с входом первой ячейки.

1757091

rf

„ рроиго (/ среза ssigpg P

06ых 35

Чбихад 5

Редактор В, Данко

Заказ 3099 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

1инб дух. 8

0пр бы.г g

Оин8

Eoi» 2

U p

Ar Л

Составитель И. Поставнина

Техред M,Моргентал Корректор С. К3ско