Устройство для двунаправленной передачи информации

 

Изобретение относится к вычислительной технике и может быть использовано для связи процессоров с запоминающими и периферийными устройствами. Цель изобретения - повышение достоверности передачи данных в двух направлениях. Устройство содержит резервированные каналы 1, 2, 3, генератор 4, шины 5, 6, входы 7 прямой передачи, входы 8 обратной передачи , выходы 9- ошибки каналов, выходы 10 блокировки ВУ. Каждый канал содержит мажоритарный элемент 11, распределитель 12, элементы НЕ 13, 14, 21, 22, триггер 15, счетчик 16, дешифратор 17, триггер 18, мажоритарные элементы 19, 28, элементы сравнения 20, 23, 26, элементы И 24, 30, ИЛИ-НЕ 29, регистр 25, коммутатор 27. Направление передачи выбирается сигналами, поступающими на мажоритарные элементы 9, 29, которые управляют коммутатором 27 и через элемент ИЛИ-НЕ 29 включа.ют распределитель 12. Коммутатор 27 подключает управляющие входы регистра 25 к триггеру 18 и элементу 20 сравнения. Распределитель 12 включает триггер 15, формирующий импульсы сдвига для регистра 25. Параллельный код записывается в регистр 25, затем побитно сдвигается, причем каждый бит сравнивается на мажоритарном элементе 11с одноименными битами других каналов. Число бит считается счетчиком 16, после прохождения всех бит кода дешифратор 17 включает триггер 18, разрешающий передачу кода в заданном направлении. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (si)s G 06 F 13/00

ГОСУДАРСТ8ЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4902999/24 (22) 16.01,91., (46) 30. 12.92. Бюл, 1Ф 48 (71) Научно-производственное объединение

"Кибернетика" (72) И.И.Воробьева. Ю.П.Рукоданов и Л.В,Друзь (56) Авторское свидетельство СССР

М 1057948, кл, С 06 F 11/20, 1983.

Авторское свидетельство СССР

М 1699028, кл, G 06 F 13/00, 1990. (54) УСТРОЙСТВО ДЛЯ ДВУНАПРАВЛЕН-

НОЙ ПЕРЕДАЧИ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано для связи процессоров с запоминающими и периферийными устройствами. Цель изобретения — повышение достоверности передачи данных в двух. направлениях. Устройство содержит резервированные каналы

1, 2, 3, генератор 4, шины 5, 6; входы 7 прямой передачи, входы 8 обратной передачи, выходы 9- ошибки каналов,- выходы 10. Изобретение относится к вычислительной технике и может быть использовано для связи процессоров с запоминающими или периферийными ус гройствами.

Целью изобретения является повышение достоверности передачи информации в двух направлениях.

На фиг. 1 показана функциональная схема устройства; на фиг. 2 — схема одного канала; на фиг, 3 — временная диаграмма его работы.

Устройство содержит три канала 1, 2, 3, генератор 4 тактовых импульсов, шины двублокировки BY. Каждый канал содержит мажоритарнйй элемент 11, распределитель

12, элементы НЕ 13, 14, 21, 22, триггер 15, счетчик 16, дешифратор 17, триггер 18, мажоритарные элементы 19, 28, элементы сравнения 20, 23, 26, элементы И 24, 30, ИЛИ-HE 29, регистр 25, коммутатор 27. Направление передачи выбирается сигналами, поступающими йа мажоритарные элементы

9, 29, которые управляют коммутатором 27 и через элемент ИЛИ-НЕ 29 включают распределитель 12. Коммутатор 27 подключает управляющие входы регистра 25 к триггеру

18 и элементу 20 сравнения. Распределитель 12 включает триггер 15, формирующий импульсы сдвига для регистра 25. Flapanлельный код записывается в регистр 25, затем побитно сдвигается, причем каждый бит сравнивается на мажоритарном элементе

11 с одноименными битами других каналов.

Число бит считается счетчиком 16, после прохождения всех бит кода дешифратор 17 включает триггер 18, разрешающий передачу кода в заданном направлении. 3 ил. направленного ввода-вывода информации

5.1-5.3 и 6.1-6.3 управляющие входы 7.17.3 для передачи информации с шин 5.1 — 5.3 на шины 6.1-6.3, управляющие входы 8.18,3 для передачи информации с шин 6.1-6.3 на шины 5.1-5,3, выходы 9.1-9.3 сигналов ошибки каналов и 10,1-10.3 блокировки внешнего устройства.

Каждый канал (фиг. 2) содержит мажоритарный элемент 11, распределители 12.1.12.2 импульсов, элементы HE 13, 14, триггер

15, счетчик 16. дешифратор 17, триггер 18. мажоритарный элемент 19, элемент 20 срав1784987 нения (ИСКЛЮЧАЮЩЕЕ ИЛИ), элементы 25 подаются комбинации соответствующих

НЕ21,22,элемент23сравнения,элементИ потенциальных сигналов, а именно набор

24. регистр 25, элемент 26 сравнения, ком- 010 — для выполнения первой операции, намутатор 27, мажоритарный элемент 28, эле- бор 101 — второй операции, набор 100— мент ИЛИ-НЕ 29, элемент И 30. 5 третьей операции. Одновременно с управРаспределитель 12,1 и 12.2 выполнены ляющими сигналами параллельные коды иннасдвигающихрегистрах, напримермикро- формации также синхронно поступают на схемах серии 564ИР2. Регистр 25 выполнен шины 6-1, 6-2, 6-3. В каждом канале управна восьмиразрядном универсальном реги- ляющие сигналы через входы 8 поступают стре 564ИР6, Коммутатор 27 — 564ЛС2, ма- 10 на можоритарный элемент 28, который жоритарные элементы 11, 19, 28 — 564ЛП13, срабатывает при наличии хотя бы двух сигэлементы 20, 23 сравнения - 564ЛП2. Гене- налов из трех. Сигнал с выхода мажоритарратор4тактовыхимпульсовявляетсярезер- ного элемента 28 через элемент ИЛИ-HE вированным генератором, формирует три 29 снимает сигнал с входа сброса распресинхронные последовательности тактовых 15 делителя 12-1 сдвига и подключает группу импульсов. . входов коммутаторов 27 к управляющим

Устройство работает следующим абра- входам А/В, А/Е регистра 25. После снятия

- зом. В исходном состоянии при отсутствии сигнала сброса распределителя 12-1 NHeepсигналов на всех выводах устройства в каж- сные тактовые импульсы генератора 4 с выдам ка.нале на выходеэлемента ИЛИ-НЕ 29 20 хода элемента HE 13 обеспечивают в нем устанавливается единичный сигнал, кото- запись и сдвиг сигнала логической "1", кото- . рый удерживает в нулевом состоянии рас- рый постоянно подан íà D-вход этого регипределитель 12-1. При этом, на выходе стра. элемента НЕ 14 также формируется единич- При этом, на первом выходе распреденый сигнал, который устанавливает в нуль 25 лителя 12-1 формируется потенциальный распределитель 12-2. На входах элемента сигнал, который закрывает элемент HE 14 и

20 сравнения совпадают нулевые сигналы, формирует на выходе элемента 20 сравнепоэтому на выходе элемента 20 сигнал не . ния единичный сигнал. 3тот сигнал поступаформируется и науправляющем входе Р/S ет на вход Р/$ регистра 25 и закрывает регистра 25 установлен нулевой сигнал. 30 элемент НЕ 21; который, в свою очередь, На выходе элемента НЕ 22 также сформи- закрывает элемент И 24. При этом на входы рован единичный сигнал, который уста- А/В, А/Е регистра 25 через коммутатор 27 навливает в нуль счетчик 16 и триггер 18- подаются нулевые сигналы. в единичное состояние. Триггер.18 подго- Такимобразом, науправляющихвходах тавливает к открыванию элемент И 24 и со 35 регистра 25 устанавливается код010, разресвоего инверсного выхода подает нулевой шающий запись кода в регистр 25. Закрысигнал на один вход элемента 23 сравнения, тый элемент НЕ 14 снимает сигнал с входа: на второй вход которого подается единич- сброса в нуль регистра 12-2, который начиный сигнал с выхода элемента НЕ 14. На наетсдвигсигналалог.1пофронтутактовых входах элемента 23 сигналы не совпадают, 40 импульсов генератора 4. Кроме того, после и на его выходе формируется единичный подачи нулевого сигнала с выхода элемента . сигнал, устанавливающий в нулевое состоя- HE 14 на вход элемента 23 сравнения, на ниетриггер15. - выходах пбследнего сигналы совпадают и

Режим передачи информации в направ- на его выходе формируется нулевой сигнал, лении с шин 6 на шины 5 задается управля- 45 разрешающий работу триггера 15. ющими сигналами; которые кодом Триггер 15 работает в счетном режиме синхронно поступают на входы 8-1, 8-2, 8-3 от инверсных тактовых импульсов элемента трех каналов. В этом. режиме в каждом ка- НЕ 13 и формирует на своем инверсном нале выполняются следующие операции: выходе отрицательные импульсы, поступазапись параллельного кода байта информа- 50 ющие на тактовый вход регистра 25 и регу-. ции с шин 6 в регистр 25; преобразование лирующие заданный режим работы этого параллельного кода в последователь- регистра 25. Первый импульс триггера 15 ный путем его сдвигов с регистре 25, побит- обеспечивает запись параллельного кода ное сравнение этого кода с кодами других информации в регистр 25. После этого, по каналов и запись результирующего кода 55 фронтутекущеготактовогоимпульса генеснова в регистр 25; выдача параллельного ратора 4 формируется единичный сйгнал результирующего кода из регистра 25 на на первом выходе распределителя 12-2, шины 5. который закрывает элемент HE 22 и тем

Для выполнения этих операций на уп- самым снимает сигнал с входа сброса счетравляющие входы А/Е, Р/S, А/В регистра чика 16 и единичного входа триггера 18. По

1784987 фронту следующего тактового импульса этйх бит на выходе элемента 26 сравнения формируется единичный сигнал на втором формируется сигнал ошибки, который выдавыходе распределителя 12-2, который по- ется во внешнее устройство по выходу 9 дается на входэлемента 20 сравнения. Так канала. как у него совпадают единичные сигналы, 5 . Для стробирования сигналов ошибки во то на его выходе и, следовательно, на Р/$ внешнее устройство также выдаются имвходе регистра 25 устанавливается нулевой пульсы сдвига через элемент НЕ 30. сигнал, Режим передачи информации в направЭтот сигнал через коммутатор 27 выда- лении с шин 5 на шины 6 задается управляется по выходу 10 канала во внешнее уст- 10 ющими сигналами, которые синхронно ройство и блокирует подачу им следующего поступают на входы 7-1, 7-2, 7-3 трех канабайта информации на шины 6. При этом, на лов, В этом режиме в"каждом канале выполвыходе элемента НЕ 21 формируется еди-. няются следующйе операции. запись ничный сигнал, который открывает элемейт параллельного кода байта с шин 5 в регистр

И 24, подготовленный триггером 18, и на 15 25; преобразовайие параллельного кода в входы А/В, А/Е регистра 25 через коммута- последовательный путем его сдвига в регитор 27 подаются единичные сигналы; стре 25; побитное сравнение этого кода с

На управляющих входах регистра 25 ус- кодами других каналов и запись результирутанавливается код 101, реализующий ре- ющего кода снова в регйстр 25; вывод пажим сдвига кода в регистре 25. Импульсы 20 раллельного результирующего кода из сдвига формируются триггером 15, который регистра 25 на шины 6., подает их на тактовый вход регистра 25 и на Для выполнения этих операций на упвход счетчика 16. равляющие входы А/Е, P/$, А/В регистра

Сдвигаемые биты кода с выхода регист- 25 подаются следующие коды: 111, 101, Сигра 25 подаются через информационный вы- 25 налы с входов 7 поступают на мажоритарход данного канала и соответствующие ный элемент 19 -каждого канала, который входы других каналов на мажоритарйый срабатывает при наличии хотя бы двух сигэлемент 11. налов из трех сигналов. Сигнал с выхода

Таким образом, в каждом канале на ма- мажоритарного элемента" 19 через элемент жоритарном элементе 11 сравниваются би- 30 ИЛИ-НЕ 29, аналогично описанному выше ты кода всех трех каналов. При совпадении запускает распределитель 12-1, 12-2. Кроме бит хотя бы двух каналов из трех на выходе того, этот сигнал йодается во второй управмажоритарного элемента 11 формируется ляющий вход коммутатора 27 и подключает соответствующее значение бита кода, кото- его группу входов к управляющим входам рое записывается текущим импульсом сдви- 35 А/В, А/Е регистра 25, на которые постоянга в регистр 25. После сдвига всех бит кода но поступают сигналы уровня "лог. 1", В в регистре 25 вновь записан параллельный дальнейшем устройство работает аналокод, совпадающий с аналогичными кодами гично описанному выше. Единичный сигпо большинству каналов {в двух из трех). нал с выхода элемента 20 сравнения

Число импульсов сдвига равно числу бит в 40 обеспечивает подачу кода 111 на уйравляюбайте параллельного кода, записанного щие входы регистра 25 и запись кода с шин ранее в регистре 25. Это число подсчитыва- 5 в регистр 25. ется счетчиком 16 и декодируется дешифра- Далее на выходе элемента 20 сравнения тором 17, на инверсном выходе которого формируется нулевой сигнал, на управляюформируется нулевой сигнал, Это сигнал по- 45 щих входах регистра 25 устанавливается дается на 0-вход триггера 18, и текущий код101, производитсясдвигинформационтактовый импульс генератора 4 устанавли- ного кода, сравнение его бит и запись ревает триггер 18 в нулевое положение. зультирующих бит снова в регистр 25, При

Триггер 18 сигйалом со своего инверс- этом, триггер 18 остается в единичном соного выхода через элемент 23 сравнения 50 стоянии и нулевой сигнал с его инверсного сбрасывает в нуль триггер 15, а сигналом со выхода поступает через коммутатор 27, высвоего прямого выхода закрывает элемент ход 10 канала во внешнее устройство и заИ 24. При этом, на управляющих входах прещает прием информации с шин б. регистра 25 устанавливается код 100, соот- По окончании контроля кода триггер 18 ветствующий выдаче параллельного кода из 55 устанавливается в нулевое состояние, на регистра 25 на шины 5. выход 10 подается единичный сигнал, котоВ процессе сдвига кода в регистре 25 рыйразрешаетвнешнемуустройству прием его биты непрерывно сравниваются с бита- кода с шин 6, При этом управляющий код ми мажоритарного элемента 11 с помощью 101.на управляющих входах регистра 25 элемента 26 сравнения. При несовпадении обеспечивает вывод информационного кода

1784987 входов коммутатора, первый выход второго распределителя импульсов соединен через третий элемент НЕ с входом сброса счетчика и входом установки первого триггера, второй выход второго распределителя импульсов соединен с вторым входом первого элемента сравнения, выход "Равно" которого соединен с входом управления последовательного ввода регистра, вторым входом второй группы информационных на шины В при отключенных шинах А регистра 25.

После приема кода внешнее устройство сбрасывает управляющие сигналы с входов

7 или 8 устройства. При этом на выходе элемента ИЛИ-НЕ 29 формируется единичный сигнал, и устройство возвращается в исходное состояние.

10 входов коммутатора и через четвертый элемент HE — с вторым входом второго элемента И и третьим входом второй группы информационных входов коммутатора, вто15 рой и третий входы первой группы информационных входов которого соединены с шиной логической единицы канала, второй и третий выхОды коммутатора соединены соответственно с первым и вторым разряда20 ми входа управления параллельного синхронно-асийхронного ввода регистра, выход последовательной информации которого является одноименным выходом соответствующего канала и соединен с

25 первым входом третьего элемента сравнения и первым входом первого мажоритар.. ного элемента, второй и третий входы . которого образуют вход последовательной информации соответствующего канала, 30 выход первого мажоритарного элемейта соединен с входом последовательной информации регистра и вторым входом третьего элемента сравнения, выход "Равно" которого является выходом сигнала ошибки соответствующего канала, первый, второй и третий разряды управляющего входа прямой передачи соответствующего канала сои третьим входами второго мажоритарйого элемента, первый, второй и третий разряды входа обратной передачи: соответствующего канала соединены соответственно с первым, вторым и третьим входами третьего мажоритарного элемента, выходы"второго и третьего мажоритарных элементов соединены соответственно с первым и вторым управляющими входами коммутатора и первым и вторым входами элемента ИЛИ-НЕ, выход которого соединен с входом сброса второго распределителя импульсов, выход последовательной информации первого канала соединен с первыми входами последовательной информации второго и третьего каналов, выход последовательной информации второго канала — с первым входом последовательной информации первого канала и вторым входом последоваФормула изобретения

Устройство для двунаправленной передачи информации, содержащее генератор тактовых импульсов и первый кайал, содержащий счетчик, разрядные выходы которого соединены с информационными входами дешифратором, инверсный выход которого соединен с информационным входом первого триггера, второй триггер, коммутатор,. первый выход которого является выходом признака блокировки канала, о т л и ч а ю ще е с я тем, что, с целью повышения достоверности передачи данных в двух материалах, в него введены два канала. а в каждый канал — два распределителя импульсов, ре- . гистр, три мажоритарных элемента, три элемента сравнения, два элемента И, элемент

ИЛИ-НЕ, четыре элемента НЕ, причем в каждом канале информационные входы-выходы регистра являются соответствующими информацибнными входами-выходами канала, тактовый вход каждого канала соединен с тактовым входом первого триггера, тактовым входом первого распределителя . импульсов и через первый элемент HE — с тактовым входом второго триггера и такто- 35 вым входом второго распределителя импульсов, информационные входй двух распределителей импульсов соединены С единены соответственно с первым, вторым шиной логической единицы канала, первый вход первого распределителя импульсов со- 40 единен с" первым входом первого. элемента сравнения и через второй элемент HE — с первым входом второго элемента сравнения и входом сброса в "0" первого распределителя, второй выход которого соединен 45 с первым входом первого элемента И, выход которого является выходом строба соответствующего канала, второй вход первого элемента И соединен с тактовйми входами регистра, счетчика, информационным вхо- 50 дом и инверсным выходом второго триггера, вход сброса которого соединен с выходом

"Равно" второго элемента: . сравнения, второй вход которога соединен с первым входом первой группы информационных 55 входов коммутатора и инверсным выходом первого триггера, прямой выход которого соединенс первым входом второгоэлемен- тельной информации третьего канала, та И, выход которого соединен с первым выход последовательной информации входом второй группы информационных третьего канала соединен с вторыми входа1784987

92

0-2

8-2 ми последовательной информации первого и второго каналов, первый управляющий вход прямой передачи первого канала соединен с вторыми управляющими входами прямой передачи второго и третьего кана- 5 лов, первый управляющий вход прямой передачи второго канала соединен с вторым управляющим входом прямой передачи первого канала и третьим управляющим входом прямой передачи третьего канала, 10 первый управляющий вход прямой передачи третьего канала соединен с третьими управляющими входами прямой передачи первого и второго каналов, первый управляющий вход обратной передачи первого ка- -15 нала соединен с вторыми управляющими входами обратной передачи второго и третьего каналов, первый управляющий вход обратной передачи второго канала соединен с вторым управляющим входом обратной передачи первого канала и третьим управляющим входом обратйой передачи третьего канала, первый управляющий вход обратной передачи третьего канала соединен с третьими управляющими входами обратной передачи первого и второго каналов, а первый, второй и третий выходы генератора тактовых импульсов соединены соответственно с тактовыми вхсдами трех каналов, 1784937

1784987

3 " ф «« Я е "3

) сз Фс3 ф: 45 р Cgy ф

Составитель А, Сиротская

Техред М,Моргейтал Корректор M. Керецман

Редактор Н. Коляда

Производственно-издательский комбинат "Патент", r. Ужгород, ул,Гагарина, 101

Заказ 4366 Тираж Подписное, ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5