Конвейерный преобразователь чисел из кода системы счисления в остаточных классах в позиционный код

 

Изобретение относится к области вычислительной техники и может быть использовано в аппаратуре, функционирующей в позиционно-остаточных системах счисления , Целью изобретения является повышение производительности. Преобразователь содержит в каждом каскаде 1 блок 6 памяти, позиционный сумматор 7, регистр 9 и вычитатель 8 по совокупности модулей 2 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ6ЛИК

<я)л Н 03 M 7/18

ОПИСАНИЕ ИЗОБРЕТЕН

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) (21) 4805971/24 (22) 08.01.90 (46) 28,02;93, Бюл. М 8 . (71) Дагестанский политехнический институт (72) Л.И.Лунева и Э,Х,Хэспулатов (56) Авторское свидетельство СССР

М 1541783, кл. Н 03 M 7/18, 1988, Авторское свидетельство СССР

N 947850, кл. Н 03 M 7/18, 1980.

Авторское свидетельство СССР

М 1481895, кл. Н 03 М 7/00, 1984.

„„ЯЦ „„1798921 А1 (54) КОНВЕЙЕРНЫЙ ПРЕОБРАЗОВАТЕЛЬ

ЧИСЕЛ ИЗ КОДА СИСТЕМЫ СЧИСЛЕНИЯ

В ОСТАТОЧНЫХ КЛАССАХ В ПОЗИЦИОНН6!Й КОД (57) Изобретение относится к области вычислительной техники и может быть исполь- зовано в аппаратуре, функционирующей в позиционно-остаточных системах счисления, Целью изобретения является повышение производительности. Преобразователь содержит в каждом каскаде 1 блок 6 памяти, позиционный сумматор 7, регистр 9 и вычитатель 8 по совокупности модулей. 2 ил, 1798921

55

Изобретение относится к вычислительной технике и может быть использовано в

ЦЭВМ, функционирующих в системе счисления в остаточных классах(ССОК) для преобразования чисел, представленных в

ССОК, в позиционный код, Целью изобретения является уменьшение продолжительности вычислений за счет использования конвейерной структуры при построении преобразователя. 10

На фиг, 1 изображена структурная схема преобраэователя; на фиг. 2 — структурная схема К-ro каскада (К = 1, 2..., M, где М— общее количество каскадов), Преобразователь содержит каскад 1 преобразования, тактовый вход 2, соединенный со всеми тактовыми входами каскадов, информационные входы 3. Входы З,Х,К и 5.K (X = К, К + 1, ..., M — номер группы остатков) являются соответственно входами 20 остатков и суммы К-го каскада, а его Bblxoдами остатков и суммы являются соответственно выходы 3.Т.К+1 и 5,К+1 (Т = К+ 1, К +

2, „М), К-й каскад содержит блок 6,К памяти, двоичный сумматор 7,К, вычитатель 8,К 25 по совокупности модулей и регистр 9,К, Каскад работает следующим образом, На вход З.К.К, соединенный с входом блока. . 6.К, подается анализируемая группа остатков, На выходах блока 6.К формируется од- 30 но и то же число, но в разных системах счисления; на выходе, соединенном с сумматором, — в позиционном коде, на выходе, соединенном с вычитателем, — в ССОК. На выходах вычитателя и сумматора формиру- 35 ются соответственно разность по совокуп.ности модулей, старше анализируемой группы, и суммы в позиционном коде, которые с приходом тактового импульса на вход

2 записываются в регистр 9,К и поступают 40 .на вход следующего каскада. При построении преобразователя можно исключить сумматор иэ первого каскада и вычитатель из последнего. Таким образом, в каждом icacкаде происходит уменьшение исходного "5 числа, представленного в ССОК, и на ту же величину увеличивается сумма в позиционном коде, поступающая от предыдущих каскадов, После преобразования последовательно во всех каскадах на выходе последнего число, представленное в ССОК, уменьшится до нуля, а сумма возрастает до позиционного числа, численно равного исходному числу в ССОК, Так как во время одного такта преобразование данного числа происходит только в одном каскаде и не влияет на состояние других каскадов, то в других каскадах одновременно, в этом же такте, может происходить преобразование других чисел, При обработке потока чисел на вход устройства в каждом такте подается новое число, а с выхода снимается преобразованное число (необходимо учитывать, что результат преобразования формируется через M тактов после подачи данного числа на вход преобразователя).

В таблице дан пример программирования блоков памяти преобразователя, преобразующего из ССОК с модулями Р l = 2, P2 =

3, P3 = 5, P4 = 7, в позиционный двоично-десятичный код 8-4-2-1 при использовании трех каскадов, преобразующих по группам остатков: первый — по Р1 и Р2, второй — по

Р3, третий — по Р4.

Рассмотрим пример преобразования одного числа, представленного в ССОК с модулями Р1 =-2, Р2 =3, Р3 =5, Р4= 7, а= 197 =. (1, 2, 2, 1)сок.

В первом такте это число подается на вход первого каскада, при этом на вход блока памяти поступают остатки по модулям P1 . и Р2, соответственно равные 1 и 10, на выходе блока памяти получим вычитаемое (000, 101) и слагаемое 101. На выходе вычитателя получим а2 = а — а„,=(010, 001)с„ (000, 101)с()к = (010, 011)сс к.

С приходом второго тактового импульса в регистр первого каскада запишется разность (010, O») и слагаемое (101), при этом на блок памяти второго каскада поступит остаток по модулю Р3, равный (010). На выходе блока памяти получим вычитаемое 101 и слагаемое 01 0010, на выходе вычитателя—

101, на выходе сумматора — 01 0»1, С приходом третьего тактового импульса в регистр второго каскада запишутся разность и сумма, полученные в этом каскаде.

В блок памяти третьего каскада поступит остаток по модулю Р4, равный 101, на выходе блока памяти получим 1 1000 0000, на выходе сумматора — (01 0»1)z->o + (1 1000

0000)z-1o = (1 1001 0»1) 1о = 197, После прихода четвертого тактового импульса результат вычисления запишется в регистр третьего каскада и поступит на выход устройства.

Время преобразования в одном каскаде равно:

Тк = Т1 + Т2+ Тз, где Т1 — время выборки блока памяти, T2 — большее из времен задержек сумматора и вычитателя, ТЗ вЂ” время задержки регистра, Минимально возможным тактом Тт для преобразователя будет максимальное из времен преобразования каскадов (обычно

1798921

С= Сь

50 последнего каскада), оно будет меньше, чем в прототипе, т.к. там к этому времени прибавляются как минимум времена задержек мультиплексоров, Время преобразования одиночного числа определяется следующим образом, Тпро,=-МТт, что меньше, чем требуется в прототипе, Преимущества предлагаемого устройства наглядно проявляются при работе с потоками чисел. В этом случае время обработки потока ив А чисел будет равно.

Тп р.п. = M Тт + (А — 1)Тт = (М + А — 1)Тт, а среднее время преобразования одного числа в потоке:

Тср.о, = (1+(M — 1)/А) Тт

При возрастании количества чисел в потоке Тср.о. стремится к Тт, что уже более чем в N раз меньше, чем требуется для преобра.зования прототипу, где N M — количество тактов преобразования в прототипе.

Суммарные аппаратурные затраты равны: где С вЂ” аппаратурные затраты íà i-й каскад, С! = С1+ С2+ C3+ С4, где С1, С2, СЗ, С4 — аппаратурные затраты на блок памяти, сумматор, вычитатель и регистр l-ro каскада, Отсюда видно, что суммарные затраты на любой каскад меньше, чем затраты на прототип, и можно записать:

С = M Сср < N Спр, где Сср — средние суммарные затраты на один каскад предполагаемого устройства, Слр — аппаратурные затраты на протоTNll, Слр > Сср

Это показывает, что при построении машины, работающей в ССОК с большими патоками данных, необходимых для вывода, экономически целесообразно применение предлагаемого устройства, т,к. для получения такого же быстродействия, как в предлагаемом устройстве, необходимо подключить параллельно не менее N устройств, работающих по принципу прототипа.

Формула изобретения

Конвейерный преобразователь чисел из када системы счисления в остаточных классах в позиционный кад, содержащий в каждом каскаде блок памяти, позиционный сумматор и регистр, причем первый выход блока памяти каждого каскада преобразователя соединен с входом первого слагаемого позиционного сумматора того же каскада преобразователя. выход позиционного сумматора каждого каскада преобразователя соединен с первым информационным входом группы регистра. того же каскада преобразователя, тактовый вход преобразователя соединен с входам разрешения записи регистра каждого каскада преобразователя, о т л и ч э ю щ и йс я тем, что, с целью повышения производительности. каждый каскад преобразователя содержит вычитатель по совокупности модулей, причем второй выход блока памяти каждого каскада преобразователя соединен с входом вычитаемаго вычитателя по совокупности модулей того же каскада преобразователя, выходы группы вычитателя по совокупности модулей каждого каскада преобразователя соединены соответственна с информационными входами, кроме первого, группы регистра того же каскада преобразователя, вход логического нуля, преобразователя соединен с входом. второго слагаемого позиционного сумматора первого каскада преобразователя, первый информационный вход группы преобразователя соединен с адресным входам блока памяти первого каскада преобразователя, информационные входы, кроме первого, группы преобразователя соединены соответственно с входами уменьшаемого, группы вычитателя па совокупности модулей первого каскада преобразователя, первый выход группы регистра последнега каскада преобразователя является выходом преобраэавателя, первый выход группы регистра

k-ro (k=1-M-1, M — количество трупп одновременно преобразуемых остатков) каскада преобразователя соединен с входом второго слагаемого позиционного сумматора (k+1)-го каскада преобразователя, второй выход группы регистра k-го каскада преобразователя соединен с адресным входом блока памяти (k+1)-го каскада преобразователя, с третьего по (М вЂ” k+1)-й выходы группы регистра k-ro каскада преобразователя соединены соответственно с входами уменьшаемаго группы вычитателя по совокупности модулей (k+1)-ro каскада преобразователя.

1798921

QuZ. т

Составитель Л.Лунева

Техред М.Моргентал Корректор А.Мотыль

Редактор Т.Орловская

Производственно-издательский комбинат "Патент",.г. Ужгород, ул,Гагарина, 101

Заказ 780 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5