Устройство для прямого преобразования чисел из кода системы остаточных классов в полиадический код и обратно

 

Изобретение относится к вычислительной технике и может быть использовано для реверсивного преобразования чисел из полиадической системы счисления в систему остаточных классов. Целью изобретения является повышение быстродействия. Устройство содержит счетчики, дешифраторы, элемент И, триггер, шифраторы, сумматоры по модулю, регистр и три группы элементов И, 1 ил. 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

Республик (s»)s Н 03 M 7/18

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

- (x1+ Х2+ ... xn) mOd P, где x» = (О, О, .... х»...Ä 0) mod Р, а Р = р1Х р2 Х...Х рп. (21) 4779924/24 (22) 08,01,90 (46) 23.05,93. Б юл. 1Ф 19 (72) С.Н.Литвинов (56) Авторское свидетельство СССР

М 1141398, кл. Н 03 М 7/18, 1983, Авторское свидетельство СССР

В 1089573, кл. Н 03 М 7/18, 1983. (54) УСТРОЙСТВО ДЛЯ ПРЯМОГО ПРЕОБРАЗОВАНИЯ ЧИСЕЛ ИЗ КОДА СИСТЕМЫ

ОСТАТОЧНЫХ КЛАССОВ В ПОЛИАДИЧЕСКИЙ КОД И ОБРАТНО

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для перевода чисел из полиадической системы счисления (ПСС) в систему остаточных классов {СОК) и обратно.

Цель изобретения — повышение быстродействия устройства.

На чертеже приведена функциональная схема устройства в предположении, что основания СОК равны р1= 3, p2 = 5. рз-.7.

Устройство для прямого и обратного преобразования чисел из кода системы остаточных классов в полиадический код содержит триггеры 1-2, элемент И 3, счетчики 4-5, дешифраторы 6-7, входные регистры 8.1-8.3, группы элементов И S, шифраторы 10.1-10.3, дополнительный регистр 11, сумматоры 12.1-12.2 по модулям, ключ 13 информационные входы 14 устройства, управляющие входы 15-16, вход пуска 17, тактовый вход 18 и выходы 19 устройства.

В основу функционирования устройства положены следующие принципы.

„„5U„„1817246 А1 (57) Изобретение относится к вычислительной технике и может быть использовано для реверсивного преобразования чисел иэ полиадической системы счисления в систему остаточных классов. Целью изобретения asляется повышение быстродействия. Устрой- ство содержит счетчики, дешифраторы, элемент И, триггер, шифраторы, сумматоры по модулю, регистр и три группы элементов

И. 1 ил. 1 табл.

В СОК число А представляется остатками {а1, а2,..., а )отделения его на основаниЯ Р1, P2, .... Pn. В полиадической системе счисления, то же число. А представляется как А ь1+ р1+фзр1р2+ ". + fnp1p2 "pn т.е. для нахождения числа в ПСС необходимо знание коэффициентов ф полиадического представления этого числа.

Обозначим х» =а» =ф тогда для преобразования числа А - { а1, а,..., а»1 ) иэ СОК в ПСС представим его в следующем видв:, 4 ; 1Я

А =(а1 а2." %») фь

Очевидно. что зная коэффициенты ф полиадического представления чисел х» можно найти коэффициенты ф» представления числа А в ПСС их суммированием. Аналогично

1817246 рассуждай получаем для преобразования числа А из ПСС в СОК.

А = (5, 4 " ) = (х1, х1..., х1) +

+(01/х2 p1/р2 ., /Х2р1/рп)+ .. +

+ (О, О, ..., О, /XnP1P2 ..., Pn-1/Pn).

Пусть p1=3, pz =5, рз= 7 построим для данной системы таблицу промежуточных. ! значений ф и а1 определяемых по входным значениям хь

Покажем на примерах для выбранной системы оснований данный метод преобра- "5 зова ния чисел. . Пример 1. А = 32 = (2, 2, 4) СОК

6144 а1=2 2 1 2 20 а 2 0,,4 2 аз 4 О О 4

2 0 8 1 перенос учитывается ф= 2 0 2

М перенос не учитывается

Проверка показывает, что А =g1+ф р1+ 30

+ 4зр1р = 2 + О. 3 + 2 3 5 = 32.

П риме р2.

А = 95 =- (2, 1, 6) ПСС ! а1 а2 аз 35 12 2 2 2

@=2 0 3 3 фз=6 0 О 6

2 0 11 .1 перенос не учитывается 40 а1 = 2 0 4<1 перенос не учитывается

Действительно, А = 95 = (2, О, 4) в COK.

Устройство для прямого и обратного преобразования чисел кода СОК в полиади- . ческий код работает следующим образом.

В исходном состоянии счетчики 4 и 5,, регистр 11 и сумматоры 12.1-12.2 (модульные, накапливающие) обнулены, триггер.1 также в нулевом состоянии.

В режиме преобразования в полиадиче- 55 ский код сигнал подается на вход 15, который устанавливает триггер 2 в единичное состояние разрешая работу счетчика 4, запретив работу счетчика 5, замкнув ключ 13.

Остатки числа в СОК подлежащего преобразованию, в унитарном коде по входам 14 подаются в регистры 2,1 — 2.3. С приходом единичного сигнала на вход 17, триггер 1 устанавливается в единичное состояние разрешая прохождение тактовых импульсов с входа 18 через элемент И 3 на вход счетчика 4. С каждым тактовым импульсом счетчик 4 изменяет свое состояние на единицу, на выходах соединенного с ним дешифратора 6 появляются импульсы поступающие на управляющие входы соответствующих групп элементов И 9, (Причем элемент И I-ой группы элементов И 9 имеет(и+1-!) выходов, т.е. может быть выполнен на базе п двух входовых элементов И, входы которых объединены.) С приходом первого импульса по первому остатку записанному в регистре 8.1 с выходов элементов И 9 первой группы поступят сигналы на шифраторы 10.1 — 103, с выходов которых цифровые значения промежуточных констант записываются в дополнительный регистр 11 и сумматоры

12.1 — 12.2. С приходом второго импульса, появится сигнал на втором выходе дешифратора 6, который поступит на управляющие входы второй группы элементов И 9. На первых входах второй группы элементов И

9 присутствует сигнал с регистра 8.2, а сигнал с выходов элементов И 9 второй группы поступит на входы шифраторов 10,2 — 10.3, с выходов которых соответствующие значения запишутся в сумматоры 12,1-12.2 т,к. a1 = (1. При этом если на выходе сумматора 12,1 сформировался перенос, то он поступит на второй вход сумматора 12.2 т.к. ключ 13 замкнут, С приходом 3-го импульса с 3-го выхода дешифратора 6 сигнал поступит на управляющие входы третьей группы элементов И 9, с выходов которых в соответствии с кодом остатка в регистре 8,3 выдается сигнал на шифратор 10.3. По этому импульсу в сумматор 12.2 записывается последняя константа (перенос этого сумматора не учитывается) т,е. преобразование закончено, получены все коэффициенты полиадического представления входного числа в СОК поступающие на "выход 19, С последнего выхода дешифратора 6 сигнал подается также на нулевой вход триггера 1 (в необходимых случаях через элемент задержки) установив его в нулевое состояние и запретив прохождение тактовых импульсов по входу 18, Перед очередным циклом преобразования из СОК в ПСС обнуляются регистр 11, сумматоры 12,1-12.2 и счетчик 4 (цепи не показаны). После записи очередных остатков в регистры 8.1-8.3 оно может быть продолжено.

1817246

Для преобразования числа из ПСС в си- введены две шифратора, два сумматора по стему остаточных классов триггер 2 по сиг- модулю, регистр и три группы элементов И, налу на вход 16 устанавливается в нулевое причем выходы первого и второго шифратосостояние, разрешая работу счетчика 5 за- . ров соединены соответственно с входом претив работу счетчика 4 и разомкнув ключ 5 слагаемого первого сумматора по модулю и

13. Счетчик 5, регистр 11 и сумматоры 12,1- с входом первого слагаемого второгосумма12,2 предварительно обнулены. С установ- тора по модулю, вход второго слагаемого кой триггера 1 по входу 17 в единичное которогосоединенсвыходомключа,,инфорсостояние тактовые импульсы с входа 18. мационный вход которого соединен с выхопоступают на вход счетчика 5. В дальней- 10 дом переполнения первого сумматора по шем работа устройства аналогична работе в модулю, выходы разрядов регистра. перворежиме преобразования СОК-ПСС, с учетом ro и второго сумматоров по модулю являюттого, что с выходов дешифратора 7 сигналы . ся соответственно первой, второй и третьей выдаются на вторые элементы И групп эле- группами выходов устройства, l é (l 1, 2) ментов И 9 и при суммировании констант в 15 информационный вход первой группы устсумматорах12.1- 12.2 переносы неучитыва- ройства соединен с первыми входами(21-1)ются(ключ f3разомкнут). ro и 2l-ro элементов И первой группы, Такое построениеустройства позволяет вторые входы (2I — 1)-го и 21-го элементов И существенно повысить скорость прямого и первой группы соединены соответственно с обратного преобразования, она составляет 20 первыми выходами первого и второго деи тактов. В прототипе она существенно ни- шифраторов, К-й (К = 1-4} информационный же, составляет А тактов (где А величина вход второй группы устройства соединен с входного числа в позиционном коде) и зави- первыми входами (2К-1)-го и 2К-ro элеменсит îò входного числа.. тов И второй группы, вторые входы(2К-1)-го

Коэффициенты полиадического пред- 25 и 2К=го элементов И второй группы соединеставления числа в С0К могут быть использо- нь с вторыми выходами соответственно ваны непосредственно или для получения первого и второго дешифраторов, j-й(j =1-6) необходимого позиционного представле- информационный вход третьей группы устния числа А, которое с их помощью может ройства соединен с первым входом j-ro элебытьлегко получено. Следуеттакжеучесть, 30 мента И третьей группы, третьи выходы что в случае неравенства промежуточных первогоивторогодешифраторовобъединв-! &1 коэффициентов а и "> используется соот- ны монтажным ИЛИ, соединены с вторыми ветствующая группа элементов И 9, à по- входами элементов И третьей группы и с следние выходы дешифраторов 6 и 7: входом установки в "D" триггера, первые подключены к триггеру 1 через элемент 35 выходы (2t-1}-го и 2!-го элементов И первой

ИЛИ. группы объединены монтажным ИЛИ и соединены с входом Ио разряда регистра, перФ о р мул а изобретения . вый вход первого шифратора соединен с

Устройство для прямого преобразова- объединенными монтажным ИЛИ вторыми ния чисел из кода системы остаточных клас- 40 выходами второго и третьего элементов И сов в полиадический код и обратно, первой группы, первыми выходамичетв рсодержащее два счетчика, два дешифрато- того и пятого элементов И второй группы, ра, элемент И, триггер и ключ, причем входы: второй вход nepaoro шифратора соединен с первого и второго дешифраторов соедине- объединенными монтажным ИЛИ вторым ны с выходами соответствующих счетчиков, 45 выходом четвертого элемента И первой выход триггера подключен к первому входу группы, первыми выходами первого и восьэлементаИ,второй входкоторогосоединен мого элементов И второй группы, третий с тактовым входом устройства, а выход под- вход первого шифратора соединен с объеключен.к счетным входам первого и второго диненными монтажным ИЛИ вторым выхосчетчиков, вход установки в "1" триггера 50 дом первого элемента И первой группы, соединен с входом пуска устройства, вход . первыми выходами второго и седьмого элезадания преобразования в полиадический ментов И второй группы, четвертый вход код которого соединен с входом разреше- первого шифратора соединен с объединенния первого счетчика, вход задания преоб- ными монтажным ИЛИ первыми выходами разования в код системы остаточных 58 третьего и шестого элементов И второй классов устройства соединен с входом раз- группы, первый вход второго шифратора сорешения второго счетчика и с управляющим единен с объединенными монтажным ИЛИ входомключа,отличающееся тем,что, третьим выходом второго элемента И перс цельюповышения быстродействия. внего вой группы, вторым выходом первого элемента И второй группы и выходом первого

1817246

15 Составитель С.Литвинов

Техред M.Ìîðãåíòàë Корректор М.Петрова

Редактор Г.Бельская

Заказ 1730 Тираж Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва. Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгопол мл глглоинв, 101 элемента И третьей группы, второй вход второго шифратора соединен с объединенными монтажным ИЛИ третьими выходами третьего и четвертого элементов И первой группы, вторыми выходами третьего и шестого элементов И второй труппы, выходом второго элемента И третьей группы, третий вход второго шифратора соединен с объединенными монтажным ИЛИ вторым выходом второго элемента И второй группы и выходом третьего элемента И третьей группы,. четвертый вход второго шифратора соединен с объединенными монтажным ИЛИ третьим выходом первого элемента И ïåðвой группы, вторым выходом пятого элемента И второй группы и выходом четвертого элемента И третьей группы, пятый вход вто5 рого шифратора соединен с объединенными монтажным ИЛИ вторыми выходами седьмого и восьмого элементов И второй группы, выходом пятого элемента И третьей группы, шестой вход второго шифратора со10 единен с объединенными монтажным ИЛИ вторым выходом четвертого элемента И второй группы и выходом шестого элемента И третьей группы.