Устройство для счета импульсов
Изобретение относится к импульсной технике и позволяет повысить помехоустойчивость. Устройство для счета импульсов содержит аналого-цифровой преобразователь 1, регистр 2 памяти комбинационный сумматор 3, цифроаналоговый преобразователь 4, интегрирующую RC-цепь 5, входную шину 6. 1 ил.
Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления. Цель изобретения повышение помехоустойчивости. На чертеже приведена схема трехразрядного устройства для счета импульсов. Устройство для счета импульсов содержит аналого-цифровой преобразователь 1, регистр 2 памяти, комбинационный сумматор 3, цифроаналоговый преобразователь 4, интегрирующую RC-цепь 5, входную шину 6, источник 7 опорных напряжений, шину 8 питания. Аналого-цифровой преобразователь 1 содержит семиканальный компаратор 9 и элементы 10 и 11 контроля нечетности. Выход интегрирующей RC-цепи 5 соединен с входом аналого-цифрового преобразователя 1, выходы которого поразрядно соединены с соответствующими информационными входами регистра 2 памяти. Управляющий вход последнего подключен к входной шине 6, а выходы поразрядно соединены с входами разрядов слагаемого В комбинационного сумматора 3, вход младшего разряда слагаемого А которого соединен с входной шиной 6, а входы остальных разрядов слагаемого А соединены с общей шиной. Выходы разрядов комбинационного сумматора 3 поразрядно соединены с соответствующими входами цифроаналогового преобразователя 4, выход которого подключен к входу интегрирующей RC-цепи 5. Прямые входы всех каналов компаратора 9 соединены с входом аналого-цифрового преобразователя 1, выход четвертого канала соединен с выходом третьего разряда аналого-цифрового преобразователя 1, выходы второго, четвертого и шестого каналов соединены с соответствующими входами элемента 10 контроля нечетности, выход которого соединен с выходом второго аналого-цифрового преобразователя 1. Выходы первого, третьего, пятого и седьмого каналов компаратора 9 и выход элемента 10 контроля нечетности соединены с соответствующими входами элемента 11 контроля нечетности, выход которого соединен с выходом первого разряда аналого-цифрового преобразователя 1, инвертирующие входы каналов компаратора 9 соединены с соответствующими выходами источника 7 опорных напряжений, при этом напряжение на инвертирующем входе канала с номером i, где i 1,2,7, Uwi E/7(i-0,5), где Е напряжение питания. Цифроаналоговый преобразователь 4 выполнен на основе восьмиканального мультиплексора, адресные входы которого поразрядно соединены с соответствующими входами разрядов цифроаналогового преобразователя 4, информационный выход с выходом цифроаналогового преобразователя 4, а информационные входы с соответствующими выходами источника 7 опорных напряжений, при этом напряжение на информационном входе с номером j, где j 1,2,8, Uxj= 
(i-1) Источник 7 опорных напряжений содержит резисторный делитель напряжения, включенный между шиной 8 питания и общей шиной. Регистр 2 памяти выполнен на D-триггерах микросхемы 564ТM3, комбинационный сумматор 3 на микросхеме 564ИМ1, цифроаналоговый преобразователь 4 на восьмиканальном мультиплексоре микросхемы 564КП2, семиканальный компаратор 9 выполнен на микросхемах 1401СА1, элементы 10, 11 контроля нечетности на микросхемах 564ИП6. В качестве резистора интегрирующей RC-цепи 5 используется резистор С2-33Н-0,125-100 кОм 
5% в качестве конденсатора конденсатор К 10-17с-a-H50-6800 пФ-B. Резисторный делитель источника 7 опорных напряжений выполнен на резисторах С2-33Н-0,125-1 кОм 5% Регистр 2 памяти, комбинационный сумматор 3, цифроаналоговый преобразователь 4, элементы 10, 11 контроля нечетности могут быть выполнены на КМОП-микросхемах других серий, например серий К561, 1526, семиканальный компаратор 9 может быть выполнен на микросхеме 1401СА2. В качестве резисторов интегрирующей RC-цепи 5 и источника 7 опорных напряжений могут использоватьcя резисторы С2-23 и др. В качестве конденсатора интегрирующей RC-цепи 5 могут использоваться конденсаторы типа КМ, К 10-47 и др. Устройство для счета импульсов работает следующим образом. При включении питания на входной шине 6 присутствует уровень логического "0", конденсатор интегрирущей RC-цепи 5 разряжен. Поэтому на выходах всех каналов компаратора 9 и, следовательно, на выходах аналого-цифрового преобразователя 1 присутствует уровень логического "0". Состояние регистра 2 памяти определяется его информационными входами, поэтому на всех выходах регистра 2 памяти и сумматора 3 присутствует уровень логического "0", который поступает на адресные входы мультиплексора цифроаналогового преобразователя 4 и вызывает подключение к его выходу первого информационного входа, на котором присутствует уровень логического "0", поддерживающий конденсатор интегрирующей RC-цепи 5 в разряженном состоянии. Регистр 2 памяти, а следовательно, и устройство для счета импульсов находятся в исходном состоянии "000". При поступлении на входную шину 6 первого счетного импульса в виде уровня логической "1" запрещается прохождение информации с входов регистра 2 памяти на его выходы. Поэтому во время действия счетного импульса регистр 2 памяти остается в состоянии "000". Счетный импульс с входной шины 6 поступает на вход младшего разряда сумматора 3 и переводит его в состояние "100", что вызывает подключение к выходу мультиплексора цифроаналогового преобразователя 4 его второго информационного входа и последующий заряд конденсатора интегрирующей RC-цепи 5 до напряжения Uх2
. Указанное напряжение превышает порог срабатывания первого канала компаратора 9 Uw1 0,5 Е/7 и вызывает его переключение в состояние логической "1", что вызывает переключение в состояние логической "1" элемента 11 контроля нечетности. Аналого-цифровой преобразователь 1 переключается в состояние "100". По окончании первого счетного импульса регистр 2 памяти переключается в состояние "100". Информация на выходе сумматора 3 не изменяется и устройство остается в состоянии "100". При поступлении второго счетного импульса сумматор 3 переводится в состояние "010", конденсатор интегрирующей RC-цепи 5 заряжается до напряжения Ux3 2Е/7, которое превышает порог срабатывания второго канала компаратора 9 Uw2 1,5 Е/7 и вызывает переключение его в состояние логической "1", что вызывает изменение состояния элементов 10 и 11 контроля нечетности и установку аналого-цифрового преобразователя 1 в состояние "010". По окончании второго счетного импульса регистр 2 памяти переключается в состояние "010". Информация на выходе сумматора 3 не изменяется и устройство остается в состоянии "010". Далее переключение устройства для счета импульсов происходит аналогично. Седьмой счетный импульс устанавливает устройство в состояние "111". Восьмой счетный импульс вызывает разряд конденсатора интегрирующей RС-цепи 5 и переключение устройства для счета импульсов в исходное состояние "000". В любом из состояний устройства для счета импульсов напряжение на конденсаторе интегрирующей RC-цепи 5 отстоит от ближайших порогов срабатывания компаратора 9 на величину 0,5 Е/7, которая определяет помехоустойчивость устройства. При этом допустимая длительность помехи в наихудшем случае определяется временем заряда конденсатора интегрирующей RC-цепи 5 на величину напряжения 0,5 Е/7 при поступлении на ее вход перепада напряжения, равного Е, и равна tдоп 0,07
где постоянная времени интегрирующей RC-цепи 5. Таким образом, описание работы устройства для счета импульсов подтверждает наличие восьми устойчивых состояний и нормальное его переключение при поступлении счетных импульсов, а также устойчивость к воздействию внешних помех. Повышение помехоустойчивости достигается путем преобразования цифровой информации о состоянии регистра памяти в соответствующую аналоговую величину напряжения и запоминания полученного напряжения на конденсаторе интегрирующей RC-цепи, обладающей достаточной инерционностью, и последующим преобразованием аналоговой величины напряжения в цифровую форму и записью цифровой информации в регистр памяти. При этом состояние регистра памяти в режиме хранения информации определяется напряжением на конденсаторе интегрирующей RC-цепи. Допустимая длительность внешних помех в заявленном объекте определяется постоянной времени интегрирующей RC-цепи и равна 0,07 При выбранных параметрах элементов интегрирующей RC-цепи допустимая длительность помех составляет величину около 50 мкс. В прототипе допустимая длительность помех определяется инерционностью используемых микросхем и не превышает 0,5 мкс. Следовательно, помехоустойчивость заявляемого объекта повышается на два порядка. Изготовлен лабораторный макет заявляемого устройства для счета импульсов, испытания которого подтвердили его осуществимость и практическую ценность.
Формула изобретения
УСТРОЙСТВО ДЛЯ СЧЕТА ИМПУЛЬСОВ, содержащее входную шину, регистр памяти, выходы которого поразрядно соединены с входами разрядов первого слагаемого комбинационного сумматора, и интегрирующую RC-цепь, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены аналого-цифровой и цифроаналоговый преобразователи, при этом входы аналого-цифрового преобразователя поразрядно соединены с соответствующими информационными входами регистра памяти, управляющий вход которого подключен к входной шине и к входу младшего разряда второго слагаемого комбинационного сумматора, входы остальных разрядов второго слагаемого которого соединены с общей шиной, а выходы разрядов поразрядно с соответствующими входами цифроаналогового преобразователя, выход которого через интегрирующую RC-цепь подключен к входу аналого-цифрового преобразователя.РИСУНКИ
Рисунок 1MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе
Дата прекращения действия патента: 22.04.1995
Номер и год публикации бюллетеня: 11-1999
Извещение опубликовано: 20.04.1999
