Устройство для преобразования массивов двоичных чисел в интервале значений [2 @ , 2 @ -1]

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з M ОЗ M 7/12

ГОСУД) РСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

Ф

М сФ с

К ABTOPCKOMY СВИДЕТЕЛЬСТ8У (21) 4861552/24 (22) 20.08.90 (46) 23.07.93, бюл. М 27 (71) Центральное конструкторское бюро

"Алмаз" (72) Д.С.Наумов (56) Авторское свидетельство СССР

3Ф 1062674, кл. G 06 F 7/556, 1982, Авторское свидетельство СССР

М 1043646, кл. G 06 F 7/556, 1982. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВА-

НИЯ МАССИВОВ. ДВОИЧНЫХ ЧИСЕЛ В

ИНТЕРВАЛЕ ЗНАЧЕНИЙ (2",2" -1)

2,г

Ф

„„ Ц „„1829073 А 1 (57) Устройство относится к вычислительной технике и может быть использовано, например, для формирования полного множества простых чисел от 0 до 2 . Цель изобретения — расширение класса решаемых задач за счет возможности преобразования мас: сивов двоичных чисел в интервале значений

2"+,2л+2 1 Пос а "енная цельдостига ется благодаря введению в устройство, содержащее три регистра 11-13, блок памяти

2, сумматор 3 и блок синхронизации 14, счетчика 1, двух групп 9, 10, элементов ИЛИ, четырех групп 5-8, элементов И и схемы сравнения 4, 1 ил..

1829073

Изобретение относится к области вычислительной техники и может быть использовано, например, для формирования полного множества простых чисел от 0 до

2mm. 5

Целью изобретения является расширение класса решаемых задач за счет возможности преобразования массивов двоичных чисел в интервале значений (2, 2 - 1), и+1 и+2

На чертеже представлена схема предлагаемого устройства.

Устройство содержит счетчик 1, блок памяти 2, сумматор 3, схему сравнения 4. с первой по четвертую группы 5-8 элементов

И, первую 9 и вторую 10 группы элементов

ИЛИ, выходной регистр 11, вспомогательный регистр 12, регистр 13 аргумента, блок синхронизации 14, Устройство работает следующим образом. 20

В нулевом (предварительном) такте работы устройства осуществляется выставка начальных условий работы устройства (запись в блок памяти 2 по адресам от N 2 до

N - 2 соответственно чисел от 2 до 2, Для этого на вход устройства (регистр аргумента 13 и блок синхронизации 14) подается чисго 2 .

Блок синхронизации 14 выдает на двоичный счетчик 1 счетную последова- 30 тельность импульсов, управляющие (разре-. шающие) сигналы на группы элементов И 5 и 6 и на блок памяти 2 (для его перевода в режим записи).

В результате осуществляется запись в 35 блок памяти 2 по адресам от 1Ф 2 до К. 2 соответственно чисел от 2 до 2 .

В конце 0-го такта работы устройства по сигналу от блока синхронизации 14 счетчик

1 устанавливается в состояние выходного "0 сигнала: числа "2", В первом такте работы устройства осуществляется преобразование массива полного множества простых двоичных чисел в интервале значений (2", 2" -1) в аналогич- 45 и+ 1 ный массив в интервале значений (2"

2 - 1) при и = 1. Очевидно, что при и = 1 п+ 2 данные множества в интервалах (2„3) и (4, 7) будут соответственно:2, 3 и 5, 7, При этом от блока синхронизации 14 включается в работу регистр 11, сумматор 3 и отключаются элементы И второй группы б, блок памяти

2 устанавливается в режим выдачи информации, Двоичное число 2 с выхода счетчика

1 через элементы И первой группы 5 и элементы ИЛИ первой группы 9 выдается на адресный вход блока памяти 2, с выхода которого двоичное, число А = 2 поступает на накапливающий сумматор 3, на который дополнительно от блока синхронизации 14 поступает последовательность импульсов суммирования. В результа1е на выходе сумматора 3 формируются числа КА. где К-порядковый номер импульса суммирования. При A < КА < 2 сигналом с 1-го выхода

А < КА < 2" схемы сравнения 4 блок памяти

2 переводится в режим записи, элементы И третьей группы 7 открываются и числа КА, кратные А (кроме А), проходят через элементы ИЛИ первой группы 9 на адресный вход блока памяти 2, при этом на информационный вход блока памяти 2 от восьмого регистра (нулевого числа) 12 через элементы И четвертой группы 8 и элементы ИЛИ второй группы 10 приходит нулевое двоичное число. В результате по всем адресам КА в блоке памяти 2 происходит стирание чисел, кратныхА=2.При КА >2,атакжеприА=О сигналом с 2-го выхода А =- О, КА > 2 схемы сравнения 4 производится обнуление выходного регистра 11 и накапливающего сумматора 3, счетчик 1 получает приращение на

1 и устанавливается в положение "2 + 1", блок памяти 2 переводится в режим выдачи (чтения).

Далее повторяется вышеописанная flo следовательность операций работы устройства, но при А = 3 и в результате по всем адресам КА (при А = 3) в блоке памяти 2 происходит стирание чисел, кратных А = 3.

В результате в блоке памяти 2 происходит стирание чисел. кратных А = 3, В результате выполнен первый такт работы устройства, т,е. по исходному массиву полного множества простых чисел в интервале значений (2", 2п - 1) осуществлено его преобразование в аналогичный массив в интервале значений (2", 2" - 1) при

n = 1, т.е. по исходному множеству: 2. 3 (в интервале значений (2, 2 * - 1)) осуществ1 1+1 лено его преобразование в множество: 5. 7 (в интервале значений (2, 2 - 1), при этом в процессе работы устройства числа, не являющиеся простыми в интервале значений (4, 7), т.е. 4, 6 стерты (обнулены) в блоке памяти 2.

Во втором такте работы устройства осуществляется преобразование массива полного множества простых двоичных чисел в интервале значений (2, 2 - 1) в аналогичи и+1 ный массив в интервале значений (2" и+ 1

2" -1) при n=2.

Устройство работает аналогично тому, как оно работает в первом такте (см, описание работы первого такта работы устройства), но при А =- 5 и A = 7, так как числа 4, 6 стерты в блоке памяти 2, т,е. заменены на двоичное число "0" от восьмого регистра 12, поэтому при адресе 4 (ИЛИ 6), поступающего от счетчика 1, блок памяти 2 выдаетчисло

1029073

Составитель Д,Наумов

Техред М.Моргентал Корректор M.Ïåòðîâà

Редактор Т.Иванова

Заказ 2477 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб,, 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

А = 0 и счетчик 1 сигналом со 2-го выхода

А = О, КА > 2 блока сравнения 4 сразу переводится на число 5 (или 7). В блоке памяти 2 происходит стирание чисел, кратных 5 и 7.

В результате выполнен второй такт работы устройства, т.е. по исходному массиву полного множества простых чисел в интервале значений (2", 2п - 1) осуществлено

pI.o преобразование в аналогичный массив и+1 п4 2 в интервале значений(2, 2 — 1) при и = 2. т,е. по исходному множеству 5, 7 (в интервале значений (2, 2 - 1) осуществ2 2 1 лена его преобразование в множество 11, 13 (в интервале значений (2, 2 - 1))—

2+1 2+2 при этом в процессе работы устройства во время первого и второго тактов работы числа. не являющиеся простыми в интервале значений (8, 15), т.е. 8, 9. 10, 12. 14, 15, стерты (обнулены) в блоке памяти 2, Далее процесс работы устройства продолжается аналогично первым двум тактам, но при n = 3, и =- 4, т.д. соответственно при других (больших) значениях чисел А. При

А > 2 процесс работы устройства заканm-1 чивается сигналом с 3-го выхода А > 2 блока сравнения 4 (при этом обнуляется входной счетчик 1 и блок синхронизации

14).

При этом в блоке памяти 2 сформировано полное множество простых чисел в заданном интервале значений от 0 до 2, Формула изобрет ения

Устройство для преобразования массивов двоичных чисел в интервале значений (2", 2" -1), содержащее регистр аргумента, выходной регистр, блок памяти, вспомогательный регистр, сумматор и блок синхронизаций, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач путем преобразования массивов двоичных чисел в интервале значений (2"

2" - 1), в него введены счетчик, первая и вторая группы элементов ИЛИ, с первой по

40 четвертую группы элементов И и схема сравнения. причем выходы счетчика соединены с информационными входами эл ментов И первой и второй групп, управляющие входы и выходы элементов И ко1орых подключены к тактовому входу блока синхронизации и первым входам элементов ИЛИ первой и второй групп соответственно, вторые входы элементов ИЛИ которых соединены с выходами элемен гон ИЛИ соответственно третьей и четвертой групп, а выходы — соответственно с адресным и информационным входами блока памяти, вход записи которого объединен с вторыми входами элементов И третьей и четвертой групп и подключен к выходу А < КА < 2 схемы сравнения (где А = 2 — выходное число блока памяти, К = 1, 2, З...m — степень числа). выход К А > 2 .(или А =-. О); которой соединен с входами установки нуля сумматора, выходного регистра, входом чтения блока памяти, счетным входом счетчика и входом останова блока синхронизации, тактовый вход которого объединен с входом начальной установки счетчика и подключен к выходу

А > 2 - 1 схемы сравнения, первый вход которой объединен с информационным входом сумматора и подключен к выходу выходного регистра, выход сумматора соединен с вторыми входами элементов И третьей группы и с вторым входом схемы сравнения, третий вход которой подключен к выходу регистра аргумента, вход которого подключен к входу запуска блока синхронизации и информационному входу устройства, выход регистра соединен с вторыми входами элементов И четв ртой группы, тактовый выход блока синхронизации подключен к входам синхронизации счетчика. блока памяти, сумматора и выходного регистра, выход блока памяти соединен с входом выходного регистра, выход которого является выходом устройства.