Буферное запоминающее устройство
Изобретение относится к автоматике и вычислительной технике и может быть использовано при приеме и обработке информации от оптоэлектронных датчиков, работающих по принципу приборов с зарядовой связью, в автоматических системах управления фокусированием изображения в оптических устройствах. Целью изобретения является повышение быстродействия устройства , Устройство содержит первый, второй и третий блоки памяти, блок формирования адресов, блок синхронизации , блок обработки информации, блок контроля , блок определения координат светового пятна ПЗС-матрицы, первый и второй регистры, первый и второй триггеры, генератор тактовых импульсов, первый и второй дешифраторы, мультиплексор, первый , второй и третий элементу И. 11 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛиСТИчЕСкИХ
РЕСПУБЛИК (st)s G 11 С 19/00
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ
ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) 1 Ъ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4882649/24 (22) 16.11.90 (46) 15,08,93. Бюл. М 30 (71) Специальное конструкторское бюро
Производственного объединения "Коммунар" (72) А,Е. Горбель, Н.Ф. Сидоренко, Б.В. Остроумов и В,В, Тарасенко (56) Авторское свидетельство СССР
М 1559379, кл. G 11 С 19/00, 1988.
Авторское свидетельство СССР
N 11665544887755, кл. G11 С 19/00,,1989. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОО (57) Изобретение относится к автоматике и вычислительной технике и может быть исИзобретение относится к автоматике и вычислительной технике и может быть использовано при приеме и обработке информации от опто-электронных датчиков, работающих по принципу приборов с зарядовой связью, в автоматических системах управления фокусирования иэображения в оптических устройствах.
Целью изобретения является повышение быстродействия устройства.
На фиг. 1,2 представлена функциональная схема предлагаемого устройства; на фиг, 3 представлена функциональная схема блока памяти; на фиг, 4 представлена функциональная схема блока формирования адресов; на фиг. 5 — функциональная схема блока синхронизации; на фиг. 6 — функциональная схема блока обработки информации; на фиг. 8 — функциональная схема
Я2 1833918 А1 пользовано при приеме и обработке инфор-. мации от оптоэлектронных датчиков, рабатающих по принципу приборов с зарядовой связью, в автоматических системах управ. ления фокусированием изображения в оптических устройствах. Целью изобретения является повышение быстродействия устройства, Устройство содержит первый, второй и третий блоки памяти, блок формирования адресов, блок синхронизации, блок обработки информации, блок контроля, блок определения координат светового пятна ПЗС-матрицы, первый и второй регистры, первый и второй триггеры, генератор тактовых импульсов, первый и второй дешифраторы, мультиплексор, первый, второй и третий элементы И. 11 ил, блока определения координат светового пятна ПЗС-матрицы; на фиг. 9а приведено формализованное расположение элементов
ПЗС-матрицы с разбивкой элементов по столбцам, строкам и диагоналям; на фиг, 96 — распределение значения информации по элементам столбца (строки, диагонали) матрицы, проходящего через центр светового пятна; на фиг. 10 приведена временная диаграмма поступления информации на входы устройства; на фиг. 11 — временная диаграмма работы блока синхронизации.
Буферное запоминающее устройство (см. фиг. 1,2) содержит первый 1, второй 2 и третий 3 блоки памяти, блок 4 формирования адресов, блок 5 синхронизации, блок 6 обработки информации, блок 7 контроля, блок 8 определения координат светового пятна ПЗС-матрицы, первый 9 и второй 10
1833918 регистры, первый 11 и второй 12 триггеры, генератор тактовых импульсов 13, первый
14 и второй 15 дешифраторы, мультиплек сор 16 и первый 17, второй 18 и третий 19 элементы И. 5
На фиг, 1,2 приняты также следующие условные обозначения;
20 — вход начала кадра устройства;
21 — вход строчных импульсов;
22 — вход тактовых импульсов;
23 — вход синхронизации управления;
24 — вход адреса управления;
25 — вход управления;
26 — вход информации;
27 — выход адреса выдачи информации: "5
28 — вход синхронизации выдачи информации ;
29 — выход устройства.
Блоки памяти 1,2 и 3 (см. фиг. 3) содержат накопитель 30, регистр 31, первый 32 и 20 второй 33 элементы И, первый элемент
ИЛИ-НЕ 34 и второй 35 элемент ИЛИ, входы
36 синхронизации регистров, 37 информации, 38 управления записью-чтением, 39 адреса, 40 синхронизации, 41 задания. 25 режима, 42 сброса, 43 выбора режима, первый 44 и второй 45 входы блокировки и выход 46, Блок 4 формирования адресов содержит первый 47 и второй 48 счетчики, третий 30
49 реверсивный счетчик, сумматор 50, блок
51 сравнения, триггер 52, шифратор 53, элемент И 54, элемент ИЛИ 55, вход 56 синхронизации адреса, вход 57 строчных импульсов, вход 58 сброса, тактовый 59 35 вход, выходы группы первый 60, второй 61 и третий 62 адреса блока и первый 63 и второй 64 выходы блокировки блока, Синхровходы первого 47, второго 48 и третьего
49 счетчиков соединены между собой и яв- 40 ляются входом 56 синхронизации адреса бло.к а, Блок 5 синхронизации (см. фиг, 5) содержит вычитающий счетчик 65; первый 66, второй 67 и третий 68 триггеры, элементы И с 45 первого 69 по пятый 73, элементы ИЛИ с первого 74 по четвертый 77, элемент НЕ 78, вход 79 синхронизации, вход 80 тактовь1х импульсов, вход 81 включения, вход 82 конца записи и вход 83 сбоя, выход 84 управле- 50 ния записью/чтением, первый 85, второй 86 и третий 87 выходы выбора режима, выход
88 синхронизации, выход 89 синхронизации регистров и выход 90 синхронизации адреса блока. 55
Блок 6 обработки информации (см, фиг, 6) содержит мультиплексор 91, сумматор 92, элемент ИЛИ 93, элемент И 94, первый 95 и второй 96 элементы НЕ, первый 97 и второй (2) 98 входы информации, вход 99 режима и выход 100, Блок 7 контроля (см, фиг. 7) содержит вычитающий счетчик 101, блок 102 сравнения, первый 103, второй 104 и третий 105 триггеры, первый 106 и второй 107 шифраторы, первый 108 и второй 109 элементы И, элемент ИЛИ 110, элемент НЕ 111. вход 112 адреса, вход 113 строчных импульсов, вход
114 начала кадра, вход 115 синхронизации, вход 116 сброса, выход 117 сбоя и выход 118 конца записи, Блок 8 определения координат,светового пятна ПЗС-матрицы (см, фиг, 8) содержит три регистра с первого 119 по третий 12 1, блок 122 сравнения, первый 123 и второй
124 дешифраторы, элементы ИЛИ 125, элементы И с первого 126 по седьмой 132, входы 133 управления записью/чтением, 134 синхронизации, 135 информации, 136 задания режима, первый 137, второй 138 и третий 139 адреса, первый 140, второй 141 и третий 142 выбора режима, вход 143 сброса и первый 144, второй 145 третий 146 выходы.
Обработка информации, поступающей от П 3 С-матрицы, заключается в следующем.
На фиг, 9б приведено распределение значений информации по ячейкам столбца матрицы, проходящего через световое пятно. Аналогичную форму имеет распределение значений информации по ячейкам строки и диагонали матрицы, проходящих через световое пятно. Алгоритм обработки информации о световом пятне имеет два этапа, На первом этапе при приеме информации о засветке определяются суммы значений информации в каждой из ячеек по столбцам, строкам и диагоналям.
51з! =, jsj (1)
1=О
Б2зк =, jsj
i o
В1
5Зз1 = g I j (3)
1 = О
ГДЕ S 1з1 — СУММа ЗНаЧЕНИй ИНфОРМаЦИИ, ГДЕ о засветке по ячейкам столбца (О...N-номер столбца);
Ягзк — сумма значений информации о засветке по ячейкам строки (К=О...M-номер строки);
Яз1 — сумма значений информации по ячейкам диагонали (j=o...(М+М) — номер диагонали);
1з1 — ЗНаЧЕНИЕ ИНфОРМаЦИИ О ЗаСВЕтКЕ В
j-й ячейке столбца строки или диагонали;
Oe — качество ячеек в 1-ой диагонали.
1833918
Полученные суммы запоминаются в устройстве. Ха втором этапе при приеме информации о фоновом освещении выполняется последовательное вычитание
Иэ ПОЛУЧЕННЫХ СУММ Sia, S2a» И S3aI ЗНаЧЕний фоновой информации, соответствующих ячеек столбцов, строк и диагоналей. Вычитание фоновой информации необходимо для исключения влияния дефективных ячеек
ПЗС-матрицы и условий фоновой освещенности на результаты определения энергетического центра светового пятна. В результате обработки информации будут определены значения выражений
S1I-З Ы вЂ” S1yI (4)
S2k=S2a» 82ф» (5)
S3I-Б3Ы-S3yI, (6) где S1
S1I, S2», S3I — результат обработки информации по столбцам, строкам и диагоналям.
Одновременно с определением значений S11, S2i. S3I производится определение столбца, строки и диагонали в которых значение сумм имеют максимальную величину
S1max S2max S3max и эапоминаЮтСЯ нсмЕР
А столбца lmax, строки К, и диагонали Imax.
Если. местоположение энергетического центра светового пятна совпадает с одной из ячеек ПЗС-матрицы, то эта ячейка может быть определена как точка пересечения столбца, строки и диагонали матрицы, имеЮЩИХ МаКСИМаЛЬНЫЕ ЗНаЧЕНИЯ S1max S2max, S3max ЕСЛИ ЦЕНТР СВЕТОВОГО ПЯтНа НЕ СОВПадает с одной из ячеек матрицы, то он будет находиться внутри треугольника, вершины которого расположены в точках пересечения строки, столбца и диагонали матрицы, ИМЕЮЩИХ ЗНаЧЕНИя S1max S2max, Язвах.
К а фиг. 9а приведен пример определения энергетического центра светового пятна при его несовпадении с одной иэ ячеек
ПЗС-матрицы. Заштрихованными кругами изображены ячейки матрицы, входящие в столбец, строку и диагональ матрицы, котоРые имеют наибольшее эначениЯ S1max, S2max S2max. В ЭТОМ СЛУЧаЕ ЦЕНТР СВЕТОВОГО пятна будет находиться внутри заштрихованного треугольника. Приняв, что центр пятна находится в центре треугольника, можно определить координаты его центра с погрешностью меньшей, чем расстояние между двумя соседними элементами матрицы, Устройство работает следующим образом.
После подачи напряжения питания на устройство начинает работать генератор 13 тактовых импульсов и на его выходе формируются импульсы для синхронизации работы устройства. Затем нв входы 24 адреса управления поступает соответствующий код, вызывающий появление единичного сигнала на выходе дешифратора 14. íà входы управления 25 поступает код с нулевым значением разрядов, а на вход 23 синхрони5
10 зации управления поступает синхроимпульс по которому в разряды регистра 9 запишется нулевой код и, кроме того импульсом с выхода элемента И 17 триггеры 11 и 12 установятся у исходное состояние.
Этим же сигналом, поступающим на входы сброса блоков 1,2 и 3 памяти, блока 4 формирования адресов, блока 7 контроля и блока 8 определения координат светового пятна ПЗС вЂ” матрицы все триггерные уст20 ройства указанных блоков устанавливаются в исходное состояние и устройство оказывается готовым к работе. На вход 22 тактовых импульсов начинают поступать тактовые импульсы. Затем на вход 24 адреса управле25 ния устройства поступает кодовая комбинация, вызывающая появление единичного сигнала на выходе дешифратора 14, на входы 25 управления поступает двухразрядный код, значение первого разряда которого
30 равно единице и определяет запуск устройства в работу, а второго, определяющего режим — равно нулю. Указанный код записывается в соответствующие разряды реги35 стра 9 и сигнал с выхода его первого го разряда определяет режим работы устройства по приему информации о засветке либо фоновой информации. Нулевое значение сигнала на выходе второго разряда регистра 9 определяет работу устройства в режиме приема информации о световом пятне, После установки триггера 11 в единичное состояние появляется разрешение на информационном входе триггера 12, ко50
55 торый устанавливается в единичное состояние фронтом первого импульса на входе 21 строчных импульсов устройства и сигналом со своего инверсного выхода, поступающем на вход включения блока 8 синхронизации разрешает его работу, а сигналом с прямого выхода разрешает прохождение тактовых импульсов со входа 22 устройства через элемент И 18. Импульс со входа 20 начала кадра поступает так же на одноименный вход блока 7 контроля и подготавливает его к работе. Тактовые импульсы с выхода элемента И 18 поступает на синхровход регистра 10, на информационные входы которого со входа 26 информации поступает инфорразряда разрешает по приходу импульса на вход 20,начала кадра установиться триггеру
40 -11 в едйничное состояние, а с выхода второ1833918
10
20 мация из нулевой ячейки ПЗС-матрицы в параллельном коде.
Эта информация записывается в ре гистр 10 и хранится в нем до поступления информации из следующей ячейки ПЗСматрицы. Блок 5 синхронизации по поступлению каждого тактового импульса на его одноименный вход формирует на своих выходах последовательность синхроимпульсов и сигналов управления. На выходе управления записью/чтением вначале устанавливается нулевой сигнал, по которому блоки 1,2,3 памяти переводятся в режим чтения, а сигнал с первого выхода выбора режима этого же блока включает в работу первый блок 1 памяти информации о столбцах. Блоки 1,2,3 работают таким образом, что при первом обращении по чтению по любому из адресов к этим блокам в режиме приема информации о засветке, на выход информации этих блоков будет выдаваться нулевой код, а при любом последующем обращении по этому же адресу будет выдаваться содержимое ячейки памяти с данным адресом. Это необходимо для того, чтобы исключить участие в обработке информации неопределенного кода, хранящегося в блоке памяти после подачи питания на устройство до первой записи информации по этому адресу, Управление работой блоков памяти по блокированию выдачи информации при первом обращении по чтению к очередной ячейке памяти осуществляется при помощи сигналов с первого и второго выходов блокировки блока 4 формирования адреса.
Информация, считанная из блока 1 памяти поступает на второй информационный вход блока 6 обработки информации, на первом входе которого присутствует информация с выхода регистра 10 и блок формирует на своих выходах суммарный результат. На выходе управления записью/чтением блока 5 синхронизации появляется единичный сигнал. определяющий запись результирующей информации с выхода блока б обработки информации в блок
1 памяти, Затем, аналогично описанному, последовательно на первом и втором выходах выбора режима блока 5 синхронизации появляются единичные сигналы, которые поочередно включат в работу блоки 2 и 3 памяти, в результате чего из каждого из них вначале считывается информация, затем складывается с информацией, хранящейся в регистре 10, а потом снова записывается в эту же ячейку блоков памяти. Считывание и запись информации сопровождается формированием на выходах синхронизации и синхронизации регистров блока 5 синхро25
55 низации синхроимпульсов, поступающих на блоки 1,2,3 памяти и обеспечивающих их синхронизацию. Блок 8 определения координат светового пятна ПЗС-матрицы отключен нулевым сигналом на входе задания режима и в приеме информации о засветке не участвует. После завершения записи результата обработки первого информационного слова в блоки 1,2,3 памяти на выходе синхронизации адреса блока 5 синхронизации формируется импульс, поступающий на вход синхронизации адреса блока 4, по которому на первом, втором и третьем выходах адреса устанавливается очередное значение адресов для соответствующих блоков памяти, Далее по каждому очередному импульсу на входе 22 тактовых импульсов устройства повторяется цикл работы устройства, а в каждом цикле работы блок 4 формирования адресов под воздействием сигналов с выхода синхронизации адресов блока 5 синхронизации и импульсов со входа 21 строчных импульсов устанавливает на своих выходах соответствующие коды адресов, а блок 7 контроля контролирует последовательность смены адресов на первом адресном выходе блока 4 формирования адресов в течение интервала между двумя строчками импульсами, поступающими на одноименный вход блока со входа 21 устройства. Синхронизация работы блока осуществляется импульсами синхронизации адреса поступающими на синхровход блока
7 с выхода блока 5 синхронизации, Если в течение приема кадра информации о световом пятне нарушения формата кадра не было зафиксировано, то по окончанию обработки последнего информационного слова на выходе конца записи блока 7 контроля появится сигнал, который поступает на один из входов мультиплексора 1б и на вход конца записи блока 5 синхронизации и появление указанного сигнала вызывает прекращение работы блока и устройства в целом. Если в процессе приема информационного кадра обнаружено нарушение формата кадра, то на выходе сбоя блока 7 контроля появляется сигнал поступающий на вход сбоя блока 5 синхронизации, что вызывает прекращение его работы, и на вход мультиплексора 16. В процессе приема информации контроль за работой устройства осуществляется путем подачи на вход 27 адреса выдачи информации устройства соответствующей кодовой комбинации, вызывающей появление на первом выходе дешифратора 15 такого кода, который, поступая на адресные входы мультиплексора
1б, открывает его входы первой группы, а на втором выходе дешифратора — появление
1833918
10
20
30
Работа блоков 1,2 и 3 памяти и блока 6 обработки информации в этом случае описана выше, а блок 8 определения координат светового пятна ПЗС-матрицы подуправлением сигналов на входах управления записью/чтением, синхронизация в первом, втором и третьем входах выбора режима, единичного сигнала, разрешающего прохождение импульса со входа 28 синхронизации выдачи информации через элемент И 19 на вход управления мультиплексора 16.
Контролируя на выходе 29 соответствующие разряды можно судить о состоянии устройства.
После получения на выходе 29 устройства единичного сигнала в разряде соответствующем сигналу конца записи на входы 25 управления устройства подается двухраэрядный код, содержащий единицы в обоих разрядах, в сопровождении соответствующей кодовой комбинации на входах 24 адреса управления и импульса на входе 23, синхронизации управления аналогично описанному выше, Указанный код запоминается в регистре 9, а импульс с выхода элемента И 17 приводит все триггерные устройства в исходное состояние. Наличие единицы во втором разряде регистра 9 приводит устройство в режим приема фоновой информации.
При приеме в фоновой информации работа всех узлов устройства аналогична работе в режиме приема информации о световом пятне за исключением следующего. Блоки 1,2 и 3 памяти формируют на своих выходах информацию по первому же обращению по любому из адресов, так как содержимое их ячеек определено (напряжение питания после приема информации о световом пятне с устройства не снималось) и данная информация необходима для обработки фонового кадра. Отличие в работе блока 6 обработки информации состоит в том, что в каждом такте работы устройства по поступлению очередного слова информации на вход 26 информации устройства оно вычитается из содержимого соответствующих ячеек блоков 1,2 и 3 памяти (51зь 52зк 5зз!) H B, эти же ячейки записывается полученная разность. Э от процесс продолжается до тех пор, пока в соответствующих ячейках блоков памяти не будет сформирован результат обработки информации Яи, Saw, Язв
При обработке фонового кадра единичный сигнал выхода второго разряда регистра 9 поступает на входы режима блока 6 обработки информации, блоков 1,2 и 3 памяти и блока 8 определения координат светового пятна ПЗС-матрицы. поступающих с одноименных выходов блока 5 синхронизации осуществляет выделение адресов (порядковых номеров) столбца, строки и диагонали для которых результат обработки информации имеет максимальное значение, т.е. $ л ах, Ягодах. Szmax и запоминает значение этих адресов, После появления на выходе 29 устройства сигнала о конце записи, аналогично приему информации о световом пятне, на входы 27 адреса выдачи информации подаются соответствующие кодовые комбинации в сопровождении импульса на входе 28 синхронизации выдачи информации, что приводит к выдаче на выход информации об адресе столбца, строки (второй канал) и диагонали (третий канал).
В дальнейшем определение координат энергетического центра светового пятна сводится к определению количества точек пересечения строки, столбца и диагонали.
Если они пересекаются в одной точке, то эта точка является энергетическим центром светового пятна. Если точек пересечения три — то центр находится внутри треугольника с вершинами в точках пересечения и погрешностью не превышающей половины расстояния между двумя соседними элементами матрицы.
На этом работа устройства завершается.
Рассмотрим работу входящих в устройство блоков.
Блоки 1,2 и 3 памяти (см. фиг, 3) идентичны друг другу, и работают одинаково.
После подачи напряжения питания на вход
42 блока поступает сигнал сброса по которому регистр 31 устанавливается в исходное состояние. Затем на вход 43 выбора режима поступает единичный сигнал, который разрешает прохождение синхроимпульсов со входа 40 блока через элемент И 32 на синхровход накопителя 30 и. кроме того, устанавливает единичный сигнал на втором входе элемента И 33. На входе 38 управления записью/чтением устанавливается нулевой сигнал, определяющий работу накопителя в режиме чтения, на входе 37 и, следовательно, на информационном входе накопителя 30 устанавливается информационное слово, а на адресных входах 39 блока и одноименных входах накопителя 30 устанавливается значение адреса. Затем на синхровход 40 поступает импульс, по которому на выходе накопителя 30 устанавливается считанная из него информация и по фронту импульса на входе 36 синхронизации регистра она записывается в регистр 31. Если на входах 44 и 45 блокировки отсутствуют единичные сигналы, а на входе 41 задания ре1833918
30
50 жима установлен нулевой сигнал, соответствующий приему кадра с засветкой, то элемент И 33 будет открыт и информация с. регистра 31 поступает на выход. Так как информация из данной ячейки памяти неопределена, поскольку после подачи питания на блок запись в нее не производилась, то синхронно со сменой адреса блоком 4 формирования адресов на входы 44 и (или) 45 блока памяти поступают сигналы блокировки, которые блокируют выдачу неопределенной информации на выход 46 блока. На блок 1 памяти (память столбцов) сигнал поступает со второго выхода блокировки блока 4 и на второй 45 вход блокировки блока на все время приема информации первой строки, За это время во все ячейки памяти накопителя будет записана поступающая информация с первых ячеек всех столбцов
ПЗС-матрицы. На блок 2 памяти {память строк) сигнал блокировки поступает на первый вход блокировки 44 с первого выхода блокировки блока 4 каждый рэз при первом считывании информации из ячеек памяти каждой строки, то есть при приеме информации из каждой ячейки первого столбца матрицы. На блок 3 памяти (память диагоналей) Сигналы поступают на первый и второй входы блокировки 44 и 45 блока с одноименных выходов блока 4, аналогично описанному, при приеме информации из ячеек первой строки и первого столбца матрицы.
Неиспользуемые первый 44 и второй 45 Вхо ды блокировки первого 1 и второго 2 блоков памяти соответственно соединены с шиной нулевого потенциала устройства, После считывания из накопителя информации и записи ее в регистр 31 на входе
38 управления записью/чтением устанавливается единичный сигнал, переводящий накопитель 30 в режим записи, на входе 37 устанавливается слово информации и по импульсу на синхровходе 40 информация записывается в накопитель 30 по тому же адресу, по которому производилось считывание в начале цикла. Затем на входе 39 адреса устанавливают новое значение адреса и цикл повторяется сначала. После записи информации из последней ячейки ПЗС-матрицы в соответствующую ячейку накопителя 30 блоков 1,2 и 3 памяти на входах задания режима 41 устанавливается единичный сигнал и блоки готовы к работе по приему кадра фоновой информации. Работа блока в этом случае аналогична описанной за исключением того, что наличие единичного сигнала на входе 41 режима исключает блокирование выдачи информации, так как на третьем входе элемента И 33 устанавливается единичный сигнал.
Блок 4 формирования адресов (см. фиг.
4) работает следующим образом.
После подачи напряжения питания на блок поступает импульс на вход 58 сброса, который поступает на одноименные входы счетчиков 47 и 48 устанавливает их в исходное состояние. Счетчик 49 также устанавливается в исходное состояние импульсов, поступающим на его вход сброса через элемент ИЛИ 55, Формирование адресных кодов на первом 60 и втором 61 адресных выходах обеспечивает запись в блоки памяти первый 1 и второй 2 информации по столбцам и строкам, По фронту каждого из импульсов на входе 56 синхронизации адреса блока содержимое счетчика 47 увеличивается на единицу до тех пор пока не станет равным N, после чего на выходе переноса счетчика 47 появляется единичный сигнал, поступающий на вход разрешения счета счетчика 49, По (N+1)-у импульсу в счетчике
47 устанавливается нулевой код, а в счетчике 48 запишется единица и так далее. То есть, значение кодов в счетчиках адресов 47 и 48 последовательно увеличивается от 0 до
К и от 0 до Мсоответственно,,причем за время записи кадра информации счетчик 47
М раз начинает отсчет от нуля, т.е, с нулевой ячейки каждой строки, Работа счетчика 49 отличается от работы счетчиков 47 и 48, так как при записи информации о ячейках диагоналей матрицы значения кодов адреса на третьем 62 выходе блока должно изменяться не последовательно, а по определенному закону, При поступлении информации из первой строки
ПЗС-матрицы информация из нулевой ячейки принадлежит нулевой диагонали, из первой ячейки — первой диагонали, и так далее, а из N-й ячейки N-й диагонали. При приеме информации второй строки нулевая ячейка принадлежит {К+1)-й диагонали, первая— нулевой, вторая — первой, а N-я — (N-1)-й диагонали, Аналогично при приеме информации М-й строки нулевая ячейка принадлежит (N+M)-й диагонали, à N-я — нулевой диагонали (см. фиг. 9а). Описанный закон формирования кода на выходе счетчика 49 реализуется следующим образом. В начальный момент времени счетчики 47 и 48 находятся в исходном состоянии, поэтому на первый вход сумматора 50 поступает нулевой код, а на второи вход с выхода шифратора 53 поступает постоянное число N, равное номеру последней ячейки в строке, которое складываясь с нулевым кодом, поступает на входы информации счетчика 49.
Так как счетчики 47 и 48 находятся в исходном состоянии, то на входы блока 51 сравнения поступают нулевые коды и на его
1833918
14 выходе "Равно" присутствует единичный сигнал, Затем на вход 57 строчных импульсов поступает импульс, который поступает на вход записи счетчика 49 и записывает в него число, присутствующее на его информационных входах. Этот же импульс поступает на вход сброса триггера 52 и устанавливает его в исходное состояние.
Затем на тактовый вход 59 блока поступает импульс, который через открытый сигналом с выхода блока 51 сравнения элемент И 54 поступает на вход установки триггера 52 и устанавливает его в единицу, а через элемент ИЛИ 55 — на вход сброса счетчика 49 и сбрасывает его в исходное состояние, Таким образом, на момент приема информации из нулевой ячейки нулевой строки матрицы все счетчики 47,48 и 49 находятся в исходном состоянии. После записи информации в соответствующие блоки памяти 1,2 и 3 на входе 56 синхронизации адреса блока появляется импульс, по фронту которого в счетчик 47 запишется единица. Эта же единица запишется и в счетчик 49, так как на его. входе реверса присутствует единичный сигнал с выхода триггера 52 и он работает в режиме суммирования. Затем, до окончания приема информации нулевой строки содержимое счетчиков 47 и 49 по каждому импульсу на входе 56 синхронизации адреса увеличивается на единицу до тех пор, пока не станет равным N, а соСтояние счетчика 48 не изменяется, так как на его входе разрешения присутствует нулевой сигнал. Поскольку состояние счетчиков 47 и 48 различно, то на выходе "Равно" блока 51 сравнения установится нулевой сигнал, и блокирует прохождение импульсов с тактового входа.59 блока на триггер 52 и счетчик
49. После достижения содержимого счетчи: ка 47 состояния N, на его выходе переноса устанавливается единичный сигнал, это соответствует приему информации из последней N-й ячейки нулевой строки матрицы и по приходу очередного (N+1)-го импульса на вход 56 синхронизации адреса счетчик 47 примет нулевое состояние, а в счетчик 48 запишется единица. В это же время на вход
57 строчных импульсов поступает очередной строчный импульс, соответствующий началу первой строки матрицы, Так как содержимое счетчика стало равным единице, то на выходе сумматора 50 появится число (И+1) и по строчному импульсу, поступающему на вход записи счетчика 49, оно записывается в счетчик 49. Этот же импульс поступает на вход сброса триггера 52 и сбрасывает его. В результате на входе реверса счетчика 49 установится нулевой сигнал, что соответствует работе счетчика в
50 ячейки первого столбца, первой строки и нулевой диагонали соответствующих блоков 1,2 и 3 памяти, Затем по каждому следующему импульсу на входе 56 синхронизации адреса состояние счетчиков
47 и 49 последовательно увеличивается на единицу и после достижения содержимым счетчика 47 значения N, содержимое счетчика 49 будет равным (N-1), а счетчика 48— единице, что соответствует приему информации из N-й ячейки первой строки ПЗСматрицы. Затем содержимое счетчика 47 становится равным нулю по очередному импульсу на входе 56 синхронизации адреса, а содержимое счетчика становится равным двум.
Далее на вход 57 строчных импульсов поступает очередной строчный импульс, соответствующий началу второй строки ПЗСматрицы, по которому в счетчик 49 записывается код (N+2), а триггер 52 устанавливается в исходное состояние и переводит счетчик 49 в режим вычитания. Далее режиме вычитания, Так как состояние счетчиков 47 и 48 различно, то тактовый импульс со входа 59 не пройдет через закрытый нулевым сигналом с выхода блока 51 сравне5 ния элемент И 54 и не изменит состояние счетчика 49 и триггера 52. Таким образом, на первом выходе 60 адреса будет нулевой код, на втором 61 — единичный, а на третьем
62 — будет код (N+ i). что соответствует запи10 си информации нулевой ячейки первой строки ПЗС-матрицы в соответствующие ячейки блоков памяти первого 1 (первой ячейки в нулевой столбец), второго 2 (нулевой ячейки в первую строку) и третьего 3
15 (нулевой ячейки (N+1)-й диагонали), После записи информации в блоки памяти на вход
56 синхронизации адреса поступает очередной импульс по которому содержимое счетчика 47 становится равным единице, а
20 счетчика 49 — N (из содержимого (N+1) вычитается единица), Так как состояние счетчиков 47 и 48 стало одинаковым, то на выходе блока 51 сравнения установится единичный сигнал и тактовый импульс со входа 59, со25 ответствующий поступлению информации из первой ячейки первой строки матрицы, проходит через элемент И 54 и устаMàвливает триггер 52 в единицу, переключая тем самим счетчик 49 на работу в режиме сум30 мирования, а через элемент ИЛИ 55 — на вход сброса счетчика 49 и устанавливает его в исходное состояние. Таким образом, на выходе счетчиков 47 и 48 будет единичный код, а на выходе счетчика 49 — нулевой, 4ТО соответствует записи информации из первой ячейки первой строки ПЗС-матрицы в
1833918
20
35
55 работа блока продолжается аналогично описанной выше.
При начале приема информации по следней строки матрицы ПЗС и счетчик 49 будет записан код (N+M), который с каждым циклом записи в блоки памяти 1,2 и 3 будет последовательно уменьшаться до значения
{N+1), а затем примет значение равное нулю, так как, по аналогии с описанным выше, при совпадении значений содержимого. счетчиков 47 и 48 {И=M) сформируется сигнал сброса счетчика 49. Это произойдет при приеме информации последней N-й ячейки последней М-й строки ПЗС-матрицы.
Сигналы на первом бЗ и втором 64 выходах блокировки блока появляются, когда состояние счетчиков 47 и 48 соответственно становится равным нулю. То есть сигнал на выходе заема счетчиков 47 и 48 будет появляться при каждом из обнулении, что соответствует приему каждой нулевой ячейки ПЗС-матрицы в каждой строке для счетчика
47 и нулевой строки — для счетчика 48.
Следует отметить, что предложенное построение блока 4 формирования адресов обеспечивает формирование адресных сигналов по указанному алгоритму при произвольном формате ПЗС-матрицы (значения N и M могут быть произвольными).
Блок 5 синхронизации (см, фиг. 5) работает следующим образом.
После подачи напряжения питания на входе 81 включения устанавливается единичный сигнал, который через элемент ИЛИ
77, 74 и 75 поступает на входы сброса триггеров 66, 67 и 68 и устанавливает их в исходное состояние. Сигналом с инверсного выхода триггера 66 счетчик 65 также устанавливается в исходное состояние, Действие сигналов на входе 82 конца записи и 83 сбоя аналогично сигналу включения, но они появляются либо по окончанию работы устройства при завершении приема информационного кадра (сигнал конец записи), либо при нарушении формата кадра (сигнал сбоя). После снятия единичного сигнала включения на блок начинают поступать тактовые импульсы на вход 80. Первым импульсом.на входе 79 синхронизации после прихода тактового импульса триггер 66 устанавливается в единицу и разрешает работу счетчика 65, Для обеспечения нормальной работы блока необходимо, чтобы между периодом поступления импульсов на тактовый вход 80 (Т) и период импульсов на синхровходе 79 (Тс) выполнялось следующее соотношение
Т > 14T . (7)
После снятия сигнала сброса с одноименного входа вычитающего двоичного счетчика 65 по спаду импульса на его синхровходе все разряды этого счетчика примут единичные значения и затем по каждому спаду импульса на синхровходе его содержимое будет уменьшаться на единицу. Состояние инверсного выхода второго разряда счетчика 65 определяет значение сигнала на выходе 84 управления записью/чтением. а сигналы на выходах выбора первом 85, втором 86 и третьем 87 формируются путем дешифрации на элементах И 72, 71 и 70 состояний третьего и четвертого разрядов счетчика 65. Импульсы синхронизации на одноименном выходе 88 блока формируются на триггере 67 следующим образом. После снятия сброса и поступления первого импульса синхронизации на вход 79 на выходе элемента ИЛИ 76 устанавливается единичный сигнал пока в четвертом или третьем разряде счетчика 65 сохраняется единичное значение сигнала. Этот сигнал поступает на
J-вход триггера 67, на К-входе которого также присутствует единичный сигнал и триггер начинает работать в счетном режиме и за один цикл работы блока на выходе 88 синхронизации будет сформировано шесть импульсов. Сигнал на выходе 89 синхронизации регистров формируется на элементе
И 73 под управлением"сигналов с выхода второго разряда счетчика 65, триггера 67 и элемента НЕ 78, После завершения цикла, формирования сигналов .на перечисленных выходах блока, когда состояние третьего и четвертого разрядов его равно нулю, а во втором и первом разрядах присутствуют единицы на выходе элемента И 69 появляется единичный сигнал, поступающий íà Jвход триггера 68, который по фронту очередного синхроимпульса на входе 79 блока устанавливается в единицу. На выходе 90 синхронизации адреса появляется . единичный сигнал, Этот же сигнал поступает на вход элемента ИЛИ 75 и устанавливает триггер 66 и, сигналом с его инверсного выхода, счетчик 65 в исходное состояние, Блок переходит в режим ожидания прихода следующего тактового импульса на вход 80, после прихода которого триггер 68 устанавливается в исходное состояние и цикл работы блока повторяется, Временная диаграмма работы блока 5 синхронизации приведена на фиг, 11, Блок 6 обработки информации (см. фиг.
6) работает следующим образом.
При наличии нулевого сигнала на входе
99 режима открыт первый канал мультиплексора 91 и число с первого 97 информационного входа поступает на первые входы сумматора 92, На вторые входы этого же
1833918 сумматора поступает число со второго 98 информационного входа и, поскольку на входе переноса сумматора 92 присутствует нулевой сигнал со входа 99 режима блока, на его выходе суммы будет присутствовать число, представляющее собой сумму чисел на первом 97 и втором 98 информационных входах блока. Это число поступает на выход
100 блока через элемент И 94, открытый единичным сигналом с выхода элемента НЕ
96, который поступает на него через элемент ИЛИ 93. При наличии единичного сигнала на входе 99 режима открывается второй канал мультиплексора 91 и на первые входы сумматора 92 поступает через элемент НЕ 95 обратный код числа на первом 97 входе информации. На вход переноса сумматора 92 поступает единичный сигнал со входа 99 режима и сумматор производит вычитание по методу второго дополнения числа на входе 97 из числа на входе 98 блока.
Если разность этих чисел положительная, то на выходе переноса сумматора 92 появляется единичный сигнал, который через элемент ИЛИ 93 открывает элемент И 94 и разность с выхода сумматора 92 через элемент И 94 проходит на выход 100 блока.
Если разность чисел на выходе сумматора отрицательна, то на выходе переноса будет нулевой сигнал и элемент И 94 будет закрыт, так как íà второй вход элемента ИЛИ 93 также поступает нулевой сигнал с выхода элемента НЕ 96, и на выходе 100 блока будет нулевой код, Запрет на выдачу отрицательного кода необходим для того, чтобы при определении разности значения информации о засветке и фоновой информации исключить искажения ее абсолютной величины, Когда из-за погрешности измерения значение информации в ячейке ПЗС-матрицы при фоновом освещении окажется больше, чем при сьеме информации о световом пятне ,(хотя бы на единицу младшего разряда), Блок 7 контроля (см. фиг. 7) работает следующим образом.
После подачи напряжения питания на вход 116 сброса блока поступает импульс по которому триггеры 103, 104 и 105 устанавливаются в исходное состояние. Затем по импульсу на входе 114 начала кадра в вычитающий счетчик 101 записывается число с выхода шифратора 106, определяющее количество строе в кадре информации, т.е. равное М (с учетом нулевой строки). После этого на вход 113 начинают поступать строчные импульсы, на вход 115 синхронизации адреса блока 5 синхронизации, а на вход
10
30
40 Если после окончания приема всего кад45
112 адреса — значение адреса с первого адресного выхода блока 4 формирования адресов. Значение кода на входе 112 сравнивается блоком 102 сравнения с значением числа на выходе шифратора 107. которое равно нулю — значению кода адреса столбца при поступлении очередного строчного импульса на устройство. Если в интервале между двумя строчными импульсами (см. фиг, 10) количество тактовых импульсов не будет равно N, то значение кода адреса на входе 112 не будет равно нулю, и по приходу очередного строчного импульса на синхровход триггера 103 он установится в единицу, так как на его J-вход с выхода элемента НЕ
111 поступает единичный сигнал, поскольку на выходе "Равно" блока 102 сравнения будет нулевой сигнал. Срабатывание триггера
103 приведет к появлению на выходе 117 сбоя единичного сигнала, свидетельствующего о нарушении формата кадра.
По каждому строчному импульсу на входе 113 содержимое вычитающего счетчика
102 уменьшается на единицу и после прихода последнего M-го импульса станет равным нулю и на выходе заема счетчика появится единичный сигнал. После приема информации из последней ячейки ПЗС-матрицы значение кода адреса на входе 112 станет равным нулю и на выходе "Равно" блока 102 сравнения появится единичный сигнал.
Укаэанные сигналы поступают на входы элемента И 109 и на его выходе появится единичный сигнал, поступающий на J-вход триггера 104, который по спаду сигнала на синхровходе 115 блока установится в единицу и на входе 118 конца записи появится единичный сигнал, свидетельствующий о завершении приема кадра. ра на входе 113 строчных импульсов появится (M+I}-й импульс, то он через открытый единичный сигналом с выхода триггера 104 элемент И 108 поступает на вход установки триггера 105 и устанавливает его в единицу.
Это приведет к тому, что на выходе 117 будет сформирован сигнал сбоя, свидетельствующий о нарушении формата кадра.
Блок 8 определения координат светового пятна ПЗС-матрицы (см, фиг, 8) работает следующим образом, После подачи напряжения питания на вход 143 сброса поступает импульс, который устанавливает регистры 119, 120 и 121 в исходное состояние. Если на входе 136 режима блока присутствует нулевой сигнал (прием информационного кадра о световом пятне), то работа блока блокируется этим сигналом поступающим на вход элемента И
126. При приеме кадра фоновой информа1833918
10 дующим образом
25
55 ции, когда информация о световом пятне уже находится в блоках памяти устройства, на входе 136 режима устанавливается единичный сигнал и разрешает работу блока.
Определение координат столбца, строки и диагонали матрицы, имеющих наибольшую сумму значений информации (за вычетом фоновых значений) сводится к определению их порядкового номера и выполняется сле. На вход 135 информации поступает значение информации с выхода блока 7 обработки информации, причем наличие единичного сигнала на одном из входов выбора режима первом 140, втором 141 или третьем 142 определяет ее отношение к столбцам, строкам или диагоналям ПЗСматрицы соответственно. На первый 137, второй .138 и третий 139 адресные входы поступают соответственно текущие значения адресов столбца, строки и диагонали.
На вход 133 управления записью/чтением поступает сигнал с одноименного выхода блока 5 синхронизации, а на синхровход 134 — импульсы синхронизации с одноименного выхода этого же блока, причем, наличие единичного сигнала на входе 133 управления записью/чтением соответствует режиму чтения информации из блоков 1,2 и 3 памяти. Сигналы с информационного входа
135 поступают на первые входы блока 122 сравнения в первые информационные входы регистров 119, 120. 121. Коды адресов с первого 137 входа (адрес столбца) поступают на вторые информационные входы регистра 119 и входы дешифратора 124, который формирует на своем выходе единичный сигнал, когда значение кода íà его входах станет равным N, что соответствует адресу последнего столбца (последней ячейки в каждой строке). Коды адресов со второго
138 входа (адрес строки) поступают на вторые информационные входы регистра 120 и входы дешифратора 123, который формирует на своем выходе единичный сигнал при значении когда на входе равном М, что соответствует адресу последней строки (последних ячеек в каждом столбце). В момент наличия единичного сигнала на входе 138 управления записьк1/чтением на входе информации 135 присутствует значение разности между суммарным значением информации засветки и текущим значением фоновой информации какой-либо ячейки, принадлежащей столбцу, строке или диагонали в зависимости от значений сигналов на входах 141, 142 и 143 выбора режима. Поскольку в процессе приема фоновой информации окончательное значение информации S11по каждому столбцу, S2k по каждой строке и Sz по каждой диагонали появится после приема информации из соответствующих ячеек последней строки и последнего столбца для Яи и S2k соответственно и соответствующих ячеек из последнего столбца и последней строки для Sai, то блок при определении координат обрабатывает только эту информацию, а остальную— игнорирует. В начале работы блока при появлении единичного сигнала на первом входе 140 выбора он поступает нэ элемент И:
130, через который нулевой код из регистра
119 поступает на второй вход блока 122 сравнения. Блок 122 сравнения сравнивает
его со значением кода на информационном входе 135. Если значение кода на входе 135 больше значения кода в регистре, то при наличии единичного сигнала на входе 133 записи/чтения и импульса на.синхровходе
134 на выходе элемента И 126 появится импульс, который поступает на элементы И
127, 128 и 129. Так кэк элементы И 128 и 129 закрыты нулевыми сигналами со входов 141 и 142 выбора режима соответственно, а элемент И 123 — нулевым сигналом с выхода дешифратора 123, то состояние регистров не изменится, Аналогично описанному, регистры 119, 120 и 121 будут сохранять свое содержимое до тех пор, пока на входе 137 первого адреса (столбца) не появится число
N. соответствующее приему информации из последней ячейки первой строки, что приведет к появлению на выходе дешифратора
124 единичного сигнала, который поступает на вход элемента И 128, и через элемент
ИЛИ 125, на вход элемента И 129. Наличие единичного сигнала на втором входе 141 выбора режима приводит к появлению единичного сигнала на третьем входе элемента
И 128 и одновременно открывает элемент И
131, через который на второй вход блока 122 сравнения поступает с первых выходов содержимое регистра 120 (в данном случае, нулевой код).
Если число на входе 135 информации больше числа считанного из регистра 120, то на выходе блока 122 сравнения появится единичный сигнал, поступающий на третий вход элемента И 126, на четвертом входе которого присутствует единичный сигнал со входа 136 задания режима, а на первый и второй соответственно поступают импульсы управления записью/чтением и синхронизация с одноименных входов 133 и 134 соответственно, Это приводит к появлению импульса на выходе элемента И 126, который проходитчерез открытый элемент И 128 на синхровход регистра 120 и записывает в него значение информации Язв и значения кода адреса А2 первой строки, После появ1833918 ления сигнала на третьем входе 142 выбора открывается элемент И 132, и с информацией на входе 135 блока сравнивается содержимое регистра 121 и, если значение информации на входе 135 больше значения числа на первом выходе регистра 121, в него записывается значение информации $зи со входа 135, поступающее на его первые информационные входы, и значение кода АЗ адреса N-й диагонали матрицы, поступающие на его вторые информационные входы с третьего 139 входа адреса.
Если при сравнении чисел на блоке 122 сравнения значение информации на входе
135 будет меньше содержимого первых информационных разрядов соответствующего резистора, то нулевым сигналом с выхода блока 122 сравнения будет заблокирован элемент И 126, что приведет к тому, что запись в соответствующий регистр производиться не будет и в нем сохранится предыдущее значение чисел в первых и вторых информационных разрядах, Аналогичным образом блок работает и при поступлении на второй вход 138 адреса кода, вызывающего появление единичного сигнала на выходе дешифратора 123, с той лишь разницей, что запись информации в сопровождении соответствующего адресного кода производится в регистры 119 и 121.
Таким образом, к окончанию приема кадра фоновой информации в регистрах
119, 120 и 121 будет находиться информация, имеющая наибольшее значение для строки $ц, столбца $г и диагонали $з в сопровождении соответствующего адресного кода соответственно. Значения адресных кодов столбца, строки и диагонали, для которых информация имеет наибольшее значение, поступают на первый 144, второй
145 и третий 14б выходы блока, Формула изобретения
Буферное запоминающее устройство, содержащее первый блок памяти, первый
40 триггер, синхровход которого является вхо- 45 дом начала кадра устройства и соединен с одноименным входом блока контроля, выход первого триггера соединен с информационным входом второго триггера, синхровход которого соединен с входом 50 строчных импульсов блока контроля и является одноименным входом устройства, вход сброса второго триггера соединен с одноименным входом первого триггера, инфор- . мационный вход которого подключен к первому выходу первого регистра, информационные входы которого являются входами управления устройства, синхровход первого регистра соединен с выходом первого элемента И, первый вход которого является входом синхронизации управления устройства, второй вход первого элемента И соединен с выходом первого дешифратора, входы которого являются входами адреса управления устройства, прямой выход второго триггера соединен с первым входом второго элемента И, второй вход которого является тактовым входом устройства, выход второго элемента И соединен с тактовым входом блока синхронизации, синхровход которого подключен к выходу генератора тактовых импульсов, вход включения блока синхронизации соединен с инверсщим выходом второго триггера, выходы сигналов сбоя и конца записи блока контроля соединены с одноименными входами блока синхронизации и с информационными входами соответствующих разрядов первой группы мультиплексора, второй выход первого регистра подключен к входу режима блока обработки информации, информационные входы первой группы которого соединены с выходами второго регистра, информационные входы которого являются информационными входами устройства, входы второго дешифратора являются входами адреса выдачи информации устройства, выходы группы второго дешифратора соединены с информационными входами второй группы мультиплексора, управляющий вход которого соединен с выходом третьего элемента И, первый вход которого соединен с выходом второго дешифратора, второй вход третьего элемента И является входом синхронизации выдачи информации устройства, выходы мультиплексора являются выходами устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия устройства, в него введены второй и третий блоки памяти, блок определения координат светового пятна ПЗС-матрицы и блок формирования адресов, синхровход которого соединен с выходом синхронизации адресов блока синхронизации и с синхровходом блока контроля, вход сброса которого соединен с одноименными входами блока формирования адресов, первого, второго и третьего блоков памяти, блока определения координат светового пятна ПЗСматрицы и подключен к входу сброса первого триггера и выходу первого элемента И,,вход строчных импульсов блока контроля соединен с одноименным входом блока формирования адресов, выходы первой, второй и третьей групп которого соединен с соответствующими входами блока определения координат светового пятна
ПЗС-матрицы и адресными входами первого. BTopol и третьего блоков памяти сооТ ветственно, адресный вход блока контроля
1833918
23 ф(25 подключен к выходу первой группы блока формирования адресов, выход блока обработки информации соединен с информационными входами блоков памяти и блока определения координат светового пятна
ПЗС-матрицы, вход управления записью чтением которого соединен с соответствующими входами блоков памяти и подключен к выходу управления записью-чтением блока синхронизации, первый, второй и третий выходы выбора режима которого соединены с одноименными входами блока определения координат светового пятна
ПЗС-матрицы и соответствующих блоков памяти; входы синхронизации которых и вход синхронизации блока определения координат светового пятна ПЗС-матрицы объединены и подключены к соответствующему входу блока синхронизации, выход синхронизации регистров которого соединен с одноименными входами блоков памяти, входы задания режима которых и вход задания режима блока определения координат светового пятна ПЗС-матрицы объединены и подключены к второму выходу первого регистра, выходы блоков памяти объединены и подключены к информационным входам
5 второй группы блока обработки информации, синхровход второго регистра подключен к выходу второго элемента И, выходы первой, второй и третьей групп блока определения координат светового пятна ПЗС10 матрицы соединены соответственно с информационными входами третьей, четвертой и пятой групп мультиплексора, первый выход блокировки блока формирования адресов соединен с первыми входами бло15 кировки второго и третьего блоков памяти, а второй выход блокировки подключен к одноименным входам первого и третьего блоков памяти, первый и второй входы блокировки первого и второго блоков памя20 ти подключены к шине нулевого потенциала, тактовый вход блока формирования адреса соединен с одноименным входом блока синхронизации.
1833918
1833918
1833918
86
1833918
ИГ
1833918
emoxdgu а ° °
Ъ
Ь
1 о
Ф ()
HOW4p а,) ° ИЮ/Н
1 и 3 ° °
; c
26
Фиг Ю
1833918
Редактор
Заказ 2689 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035. Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Я
/ и/у уф
Составитель А, Горбель
Техред M.Mîðãåíòàë Корректор С, Патрушева
