Ю. м. большое и б. 1. thiujqxhhf :>&•"•'-''ii о тег; дмосковский инженерно-физический институт

Авторы патента:


 

О П И С А Н И Е 2ОО893

ИЗОБРЕТЕНИЯ

K АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски>

Социалистическиз

Республик

Зависимое от авт. свидетельства №

Кл. 42m, 14

21ат, 36/18

Заявлено ЗО.IX.1966 (№ 1106318/26-24) с присоединением заявки №

Приоритет

Опуолнковано 15.VIII.1967. Бюллетень № 17

МПК G 06f

Н 03k

УДК 681.327,67:621.374.3 (088.8) 1

Комитет ло лелем изобретений и открытий лри Совете Министров

СССР

Дата опубликования описания 2.Х.1967

-7 ь

Авторы изобретения

А. В. Закурдаев, Е. Л. Сулима, Ю. М. Большов и Б.. Тимохин

Московский инженерно-физический институт

Заявитель

СТАТИЧЕСКИЙ ТРИГГЕР

Предмет изобретения

Известные статические триггеры выполнены на транзисторах.

Предлагаемый триггер отличается тем, что он содержит две параллельные цепи, каждая из которых выполнена в виде последовательно соединенных мифистора, ветви мифистора, включенного в другую цепь, второго мифистора и нагрузки.

Это позволяет повысить надежность при работе в широком диапазоне температур, условиях вибрации и ускорений и сильных радиационных полях.

Принципиальная схема триггера приведена на чертеже.

При включении источника питания вследствие несимметрии схемы ток от источника питания 1 начинает проходить по одному из плеч триггера. Допустим, что ток начинает проходить по цепи: мифистор 2, виток 8 мифистора 4, мифистор 5 и нагрузка б. Ток, проходя по витку 3, закрывает мифистор 4, исключая таким образом протекание тока по другому плечу триггера. Зто положение устойчиво. Примем eI o условно за состояние «О».

Для установки триггера в состояние «1» импульс установки «1» подается на вход 7.

При этом ток, проходя по витку 8 мнфистора 5, закрывает его. Ток через виток 8 мифистора 4 .прекращается, что приводит к его открыванию, и ток от источника 1 переключается в цепь: мифистор 4, виток 9 мифистора 2, мифистор 10 и нагрузка 11.

Током IIo витку 9 мифистор 2 удерживается в закрытом состоянии.

Для установки триггера в «О» импульс уста10 новки «О» подается по входу 12 на виток 1>.

Витки 14 — 17 мифисторов 2, 4, 5 и 10 подключены к источнику питания 1 и служат для начальной установки мифисторов в открытое состояние при включении питания.

Статический триггер, отличающийся тем, что, с целью повышения надежности при ра20 боте в широком диапазоне температур, условиях вибрации и ускорений и сильных радиационных полях, он содержит две параллельно соединенные цепи, каждая из которых выполнена в виде последовательно соединенных ми25 фистора, ветви мифистора, включенного в другую цепь, второго мифистора и нагрузки.

200893

Составитель A. А, Паащин

Редактор И. А. Джарагетти Текред А. А. Камыгвникова Корректоры: И. И. Быстрова

Е. Ф, Полионова

Заказ 30?8, 4 Тираж 535 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва. Центр, пр. Серова, д. 4

Тигография, пр. Сапунова, 2.

Ю. м. большое и б. 1. thiujqxhhf :>&••-ii о тег; дмосковский инженерно-физический институт Ю. м. большое и б. 1. thiujqxhhf :>&••-ii о тег; дмосковский инженерно-физический институт 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх