Устройство для ввода в микроэвм дискретных сигналов

 

ОПЙСАНИЕ ИЗОБРЕТЕН

K ПАТЕНТУ

Комитет Российской Федерации по патентам и товарным знакам (21) 5019327/24 (22) 26.12.91 (46) 30.10.93 Бюл. Na 39-40 (75) Т орин С.Ф.; Назин B.È.; Суханов АВ:, Гусейнов

А.fl„LUop ОА; Жолкевский АГ.

P3) Тюрин Сергей Феофентович; Назин Владимир

Иванович (54) УСТРОЙСТВО ДЛЯ ВВОДА В МИКРОЭВМ

ДИСКРЕТНЫХ СИГНАЛОВ (57) Изобретение относится к вычислительной технике, в частности к устройствам сопряжения "интеллектуальных" датчиков. и может быть использовано (в} RU (и) 2О02300 С1 (Я) 5 G Об F13 00 для программно-аппаратной реализации поспедовательностных автоматов. Цель изобретения — повышение быстродействия устройства и расширение области его применения. Устройство содержит дешифратор, шинный формирователь, элементы И, триггер, генератор импульсов, группу из В элементов И с тремя состояниями на выходе, где  — разрядность входного дискретного сигнала, группу из

В элементов И вЂ” НЕ с тремя состояниями на выходе, элементы ИЛИ, счетчик оперативную память. мультиплексор, регистры, элементы задержки, сумматор,входы адреса, 2 табл. 2 ил.

2002300

Изобретение относится к вычислительной технике, в частности к устройствам сопряжения "интеллектуальных" датчиков, и может быть использовано для npof.pa 1»foаппаратной реализации последавател ьностных автоматов.

Известно устройство, содержащее дешифратор адреса, пять элементов И, два элемента ИЛИ, шинный формирователь, группу элементов И с тремя состояниями на

Выходе, группу элементов И-HE с тремя состояниями на выходе, оперативну10 память, два триггера, генератор импульсов и счетЧИК.

Недостатками такого устройства являются ниэк./е быстродействие и узкая область применения.

Наиболее близким по технической сущности к предлагаемому является устройства, содержащее дешифратор, ши11ный формирователь, пять элементов И,-Г13уппу элементов И, генератор импульсов, группу элементов И с тремя состояниями нз выходе, группу элементов И-НЕ с тремя состояниями 11З выходе, три элем811та ИЛИ, оперативную память термав и выходов, группу блоков оперативной памяти предикатов, два счетчика, груг1пу мультиплексоров, два регистра, триггер, два элемента задержки, группу элементов ИЛИ, причем вход дешифратора подключен к входу устройства длл падключенил шины адреса микроЭВМ, первый выход дешифратopa соединен с пепвыми Входами BTÎpÎÃO и третьего элементов И, Выход второго элемента И соединен с входам выборки шинного формирователя, вход задания направления передачи ко араго и первый вход первого элемента ИЛИ соединены с входом устройства для подкл1оченил каманДы ВВОДз MI1Kp03BM, ВыхОД пе /БОГа,эле мента ИЛИ соединен с вторым входом второго элемента И, вторые входы перва "о элемента ИЛИ, третьего и четвертого элементов И соединены с Входом устройства для подключения команды вывода микроЭВМ, вход-выход шинного формирователя соединен с входам-выходом устройства для подключения к первым входам четвертого и пятого элементов И, второй вход которого подключен к входу устройства для падкл10чения команды ввода микроЭВМ, выход пятого элемента И подклГочен к входу установки триггера, выход триггера подкл10чен к входу генератора, выход которого подключен к второму входу второго элемента

ИЛИ и к (В+1)-у входу первого элемента И, где  — число элементов 13 группах элементов И и И-НЕ с тремя состояниями на выходах, выход третьего элемента И подключен

30 15

40 к псрвому входу второго элемента ИЛИ и к

13хаду записи Операти ВнОЙ памяти, выход

BTop0f 0 элемента ИЛИ паДкл)ачен к счетному входу счетчика, информационные выходы которого подключены к адресным входам оперативной памяти, выход переполнения счетчика подключен к входу элемента задержки, выход которого подключен к входу сброса триггера, вход разрешения выборки оперативной памяти подключен к минусовой шине источника питания, выходы шинного формирователя подключены к информационным входам оперативной памяти, нечетный выход первой групп1л выходов оперативной памяти подключен к

rервому входу соответствующего элемента

И группы с тремя состояниями нз выходе, четный вы од группы выходов оперативной памлти ГТодк/110 .ен к первому входу соответствующегоа элемен -3 И вЂ” Н Е группы с тремя состояниями на выход; выходы К-го элемента И группы с тремя с;/стояниями на выходе и К-го элемента И вЂ” НЕ гр; ппы с тремя састол11илми нз Выходе саедине /ы с К-м входом первого элеменгз И (I,=1,Р), в ход четвертого элемента И подключен к входу сброса f18pBot-о регистра, О-й выход(0=1,С) группы выходов дешифратара подключен к

Второму входу О-га элемента И группы, где

С вЂ” число элементов И группы, число элементов ИЛИ группы, мультиплексоров и

G/l0KoB аперативна1/1 памяти предикатов, первые входи эле:лентов И группы подключены к входу устройства для падключения каманДЫ Вйвадз B(p03ВVi, ВыхОДы э/18ментов И группы Па,.ключены к соответствующим входам треть ";-а элемента ИЛИ и к вторым входам соотве /гву1ощих элементов

ИЛИ группы, первыЙ И11черсные входы элементов ИЛИ группы пад, лючены к выходу третьего элемента ИЛИ, Гзкже подключенному к входам заг1иси блоков оперативной памяти предикатав группы, к гдресн11М входам мультиплексоров группы к счетному

45 Входу втсрого счетчика, выха, ; l которого пОдключены к Вторым ГI32 ïïBM и1(фармзциОН НЫЛ, ВХОДОВ МУЛ ЬТИГ1ЛЕКСОРОВ ГРУППЫ, первые группы информационных вхс ",0B которых явллютсл соответствующими и fôop50 M8ци0нными Входами ГpуOпы информационных входов устройства, Bb!,(0дь1 мультиплексоров группы подкл1ачены к адресным входам саатв тствующих блоков оперативной памяти предикзтав группы, 55 входы разрешенил выборки которых подключены к выходам соот118тс1вующих элементов ИЛИ группы, ннформацион1ые входы блоков оперзти1111Г и памяти /lp8/;,11KBгов группы падклю: гл1ы к и".Г2ВОГ у рззрлду

ВЫХадав шин11Г2ГО ф..: 2 л *, "I : ..- ЛЛ. 1111:lf0p2002300 мационные выходы блоков оперативной памяти предикатов группы подключены к второй подгруппе объединенных вторых входов элементов И группы с тремя состояниями на выходе и элементов И-НЕ группы с тремя состояниями на выходе, первая подгруппа обьединенных вторых входов KGToрых является информационными входами устройства для подключения дискретных сигналов, а третья подгруппа объединенных вторых входов подключена к информационным выходам второго регистра, второй выход оперативной памяти подключен к (B+2)-у входу первого элемента И, вторая группа информационных выходов оперативной памяти подключена к входам установки первого регистра, первая группа информационных выходов которого подключена к входам шинного формирователя, вторая группа информационных выходов первого регистра подключена к информационным входам второго регистра, выход первого элемента И подключен к входу синхронизации первого регистра первый выход оперативной памяти подключен к входу второго элемента задержки, выход которого подключен к входу синхронизации второго регистра.

Недостатками прототипа являются низкое быстродействие и узкая область применения. Эти недостатки объясняются следующими обстоятельствами. Технические средства прототипа ориентированы на последовательное вычисление всех коньюнкций булевых функций, описывающих поведение автомата, Однако в каждом из состояний последовательнастного автомата имеет смысл лишь вычисление конъюнкций, помещающих исходящие дуги из соответствующей вершины, для определения выходных сигналов и последующего состояния автомата. Кроме того, прототип ориентирооан на работу лишь в составе микропроцессорной системы и его использование в простых контроллерах сопряжено со сложностью формирования сигналов записи констант, пуска и сброса. Все это снижает быстродействие прототипа и сужает область его применения, Целью изобретения является повышение быстродействия устройства и расширение области его применения.

Цель достигается тем, что в устрайстоа для ввода в микроЭВМ дискретных сигналов, содержащее дешифратор, шинный формирователь, пять элементов И, триггер, генератор импульсов, группу элементов И с тремя состояниями на выходе, группу элементов И вЂ” НЕ с тремя состояниями на выходе, три элемента ИЛИ, счетчик, оперативную память, мультиплексор, два регистра и два элемента задержки, причем первый вход дешифратора является адрес. ным входом устройства, а первый и второй

5 выходы подключены соответственна к первым входам второго и третьего, четвертого и пятого элементов И, триггер соединен с входом генератора импульсов, информационный вход оперативной памяти подключен

10 к выходу шинного формирователя, вход-выход которого является входом уставок и информационным выходом устройства, выход и второй вход второго элемента И подключены-соответственно к входу разрешения

15 шинного формирователя и выходу первого элемента ИЛИ, второй вход которого является входом команды записи устройства и соединен с вторыми входами третьего и четвертого элементов И, первый вход первого

20 элемента ИЛИ является входом команды чтения устройства и соединен с входом направления передачи шинного формирователя и вторым входом пятого элемента И. выход генератора импульсов соединен с

25 вторым входом второго элемента ИЛИ, первый вход которого подключен к выходу третьего элемента И и входу записи оперативной памяти, счетный вход счетчика соединен с выходом второго элемента ИЛИ, 30 вторые входы соответствующих элементов

И и И-НЕ групп объединены, выходы соответствующих элементов И и И вЂ” НЕ групп объединены и подключены к соответствующим входам первого элемента И, выход ко35 тораго соединен с синхровходом первого регистра, информационный вход которого является информационным входом второго регистра, синхровхад которого подключен к выходу второго элемента задержки, вход

40 разрешения выборки оперативной памяти подключен к минусовой шине источника питания, выход четвертого элемента И является входом сброса первого регистра, введены доа элемента ИЛИ; регистр и сум45 матор, при этом выходы четвертого и пятого элементов И являются первыми входами третьего и четвертого элементов ИЛИ соответственно, выход третьего элемента ИЛИ подключен к входу сброса счетчика, выход

50 которого подключен к первому входу сумматора, второй вход которого является выходам второй группы второго регистра и выходом кода состояния автомата, выход сумматора соединен с адресным входом

55 оперативной памяти и является адресным выходом для подключения внешнего блока памяти, выход генератора импульсов через первый элемент задержки соединен с (В-1}м входом первого элемента И, второй вход третьего и первый вход пятого элементов

2002300

ИЛИ являются входом сброса устройства, второй вхОД четвертого элемРнта ИЛИ является входом пуска устройства, третий вход третьего и второй вход пятого элементов

ИЛИ соединены с выходом второго элемента задержки, входом которого является третий вход мультиплексора, вход сброса триггера соединен с выходом пятого элемента ИЛИ, вход установки триггера подключен к выходу четвертого элемента ИЛИ и синхровходу третьего регистра, информационный вход которого является информационным входом устройства для подкл1очения дискретнь1х сигналов, выходы третьего регистра явля1отся вторыми входами соответствующих элементов И группы, выходы нечетных разрядов первой группы выходов мультиплексора соединены с первыми входами соответствующих элементов

И группы, вь1ходы четных разрядов ггервой группы выходов мультиплексора соединены с первыми входами соответствующих элементов И вЂ” HE группы, вторая группа выходов мультиплексора является входом первого регистра, первая групг1а выходов второго регистра соединсн" с группой информационнь1х входов шинного формирователя, первые информационные входы мультиплексора соединены с выходом опеpa;voIIoII памяти, а вторые информационные входы и адресный вход образуют и11формационные входы и вход управления мультиплексора соответственно, второй вход дешифратора является входом разрешения устройства, входы сброса второго и третьего регистров являются входами сброса устройства, Сущность изобрете11ил заключается в повышении быстродействия и расширении области применения г1утем введения дисциг1лины адаптивной адресации констант.

Суть введеIIHGA дисциплины заключается в адресации блока памяти не только состоянием счетчика ко11ста11Т, но и сигналами состояний реализуемого автомата, причем адрес конкретной константы определяется как сумма кодов состояния счетчика констант и текущего состояния автомата, и в обеспечении возможности подключения внешнего блока памяти и инициирования вычислений дополнительными входами.

Введение четвертого элемента ИЛИ и соответствующих ему связей позволяет инициировать вычисления при использовании устройства без внешней микроЭВМ для реализации введенной дисциплины. Введение пятого элемента ИЛИ и соответствующих ему связей позволяет подготавливать устройство к вычислению либо путем предвари1ельного обнуления сигналом сброса

55 как микропроцессорной системы, так и при использовании устройства без микроЭВМ для реализации введенной дисциплины, либо сигналом окончания массива подконстант. Введение третьего регистра и соответствующих ему связей позволяет фиксировать значение входного вектора перед началом вычисления во введенной дисциплине, Введение сумматора и соответствующих ему связей позволяет реализовать адаптивную адресацию констант путем суммирования када состояния автомата, который определяется как начальный адрес подконстант данного состояния автомата, и кода номера коистанты в подмассиве во введенной дисциплине. Введение новых связей для мультиплексора позволяет подключать внешний блок памяти при использовании устройства без микроЭВМ для реализации введенной дисциплины.

Введение новых связей для дешифратора позволяет сократить количество выводов микросхемы предлагаемого устройства (при реализации в виде БИС) за счет использования внешних дешифраторов для реализации введенной дисциплины.

На фиг,1 изображена функциональная схема устройства для ввода в микроЭВМ дискретных сигналов; на фиг.2 — граф автомата для примера конкретного выполнения.

Устройство (фиг.1) содержит дешифратор 1, шинный формирователь 2, элементы

И 3...7, триггер 8, генератор 9 импульсов, группу элементов И 10.1...10.В с тремя состояниями на выходе, где  — разрядность входного дискретного сигнала, группу элементов И вЂ” НЕ 11.1...11.В с тремя состояниями на выходе, элементы ИЛИ 12...16, счетчик 17, оперативну1о память 18, мультиплексор 19, регистры 20...22, элементы 23, 24 задержки, сумматор 25, входы 26 адреса, входы-выходы 27 Данных, вход 28 разрешения, входы чтения 29 и записи 30, информационные входы 31 устройства, вход 32 пуска и вход ЗЗ сброса устройства, вход 34 управления мультиплексором 19, информационные входы 35 мультиплексора 19, адресные выходы 36 для подключения внешнего блока памяти, выход 37 кода состояния автомата, выходы 38, 39 дешифратора 1 и выходы

40...42 мультиплексора 19.

Первый вход дешифратора 1 является адресным входом 26 устройства, а первый

38 и второй 39 выходы подключены соответственно к первым входам второго 4, третьего 5 и четвертого 6, пятого 7 элементов И.

Триггер 8 соединен выходом с входом генератора 9 импульсов. Информац11онный вход опРративнай памя1!1 1." .. ., 1li>1ОH к выходу

1ВИНнО,О фОРми1 : ::, : °::-»». У.1Л кО2002300

10 торого является входом 27 данных и информационным выходом устройства. Выход и второй вход второго элемента И 4 подключены соответственно к входу разрешения шинного формирователя 2 и выходу первого элемента ИЛИ 12, второй вход которого является входом 30 команды записи устройства и соединен с вторыми входами третьего 5 и четвертого 6 элементов И. Первый вход первого элемента ИЛИ 12 является входом 29 команды чтения устройства и соединен с входом направления передачи шинного формирователя 2 и вторым входом пятого элемента И 7. Выход генератора 9 импульсов соединен с вторым входом второго элемента ИЛИ 13, первый вход которого подключен к выходу третьего элемента И

5 и входу записи оперативной памяти 18, Счетный вход счетчика 17 соединен с выходом второго элемента ИЛИ 13. Вторые входы соответствующих элементов И 10 и

И вЂ” НЕ 11 групп объединены. Выходы соответствующих элементов И 10 и И вЂ” HE 11 групп объединены и подключены к соответствующим входам первого элемента И 3, выход которого соединен с синхровходом первого регистра 20, Информационный выход последнего является информационным входом второго регистра 21, синхровходы которого подключены к выходу второго элемента 24 задержки. Вход разрешения выборки оперативной памяти 18 подключен к минусовой шине источника питания. Выход четвертого элемента И 6 является входом сброса первого регистра 20. Выходы четвертого 6 и пятого 7 элементов И являются первыми входами третьего 14 и четвертого

15 элементов ИЛИ соответственно. Выход третьего элемента ИЛИ 14 подключен к входу сброса счетчика 17, выход которого подключен к первому входу суь матора 25, второй вход которого является выходом второй группы второго регистра?1 и выходом

37 кода состояния автомата. Выход сумматора 25 соединен с адресным входом оперативной памяти 18 и является адресным выходом 36для подключения внешнего блока памяти. Выход генератора 9 импульсов .через первый элемент 23 задержки соединен с (В+1)-м входом первого элемента И 3.

Второй вход третьего 14 и первый вход пятого 16 элементов ИЛИ являются входом 33 сброса устройства. Второй вход четвертого элемента ИЛИ 15 является входом 32 пуска устройства, Третий вход третьего 14 и второй вход пятого 16 элементов ИЛИ соединены с выходом второго элемента 24 задержки, входом которого является третий выход 42 мультиплексора 19. Вход сброса триггера 8 соединен с выходом пятого элемента ИЛИ 16. Вход установки триггера 8 подключен к выходу четвертого элемента

ИЛИ 15 и синхровходу третьего регистра 22, . информационный вход которого является

5 информационным входом 31 устройства для подключения дискретных си;чалов. Выходы третьего регистра 22 являются вторыми входами соответствующих элементов И 10 группы. Выходы нечетных разрядов первой

10 группы выходов 40 мультиплексора 19 соединены с первыми входами соответствующих элементов И 10 группы. Выходы четных разрядов первой группы выходов 40 мультиплекжра 19 соединены с первыми входами

15 соответствующих элементов И-HE 11 группы, Вторая группа выходов 41 мультиплексора 19 является входом первого регистра

20. Первая группа выходов второго регистра

21 соединена с группой информационных

20 входов шинного формирователя 2. Первые информационные входы мультиплексора 19 соединены с выходом оперативной памяти

18, а вторые информационные входы и адресный вход образуют информационные

25 входы 35 и вход 34 управления мультиплексора. Второй вход дешифратора 1 является входом 28 разрешения устройства, входы сброса регистров 21, 22 являются входом 33 устройства.

30 Дешифратор 1 предназначен для дешифрации адреса, выставленного на входах

26. Дешифратор формирует сигналы 38 управления элементами И 4, 5 сигналы 39 управления элементами И 6, 7 и может быть

35 реализован, например, на стандартных интегральных микросхемах 155ИДЗ, причем для согласования с функциональной схемой в этом случае сигнал с входа 28 подключается через инвертор.

40 Шинный формирователь 2 предназначен для усиления по мощности сигналов на входах-выходах 27, обеспечения двунаправленной передачи информации на них, а также для перевода своего входа-выхода в

45 состояние высокого импеданса при неактивизации первого входа разрешения для отключения устройства от входов-выходов 27.

При возбужденном первом входе разрешения потенциал на втором входе разрешения

50 шинного формирователя 2 определяет направление передачи (при возбужденных . обоих входах разрешения информация передается с выходов регистра 21 на входывыходы 27, т.е. идет ввод в микроЭВМ).

55 Шинный формирователь 2 может быть реализован, например, на стандартных интегральных микросхемах 589АП16, при этом для согласования с функциональной схемой необходимы инверторы к входам разрешения.

2002300

13 счетчиком 17 и стробиравания элемента 45

И 3 при считывании информации из мультиплексора 19.! енера1îр 9 может быть реализован, например, на стандартной интегральной микросхеме 155ЛАЗ, резисторс, конденсаторе.

Группа элементов И 10 с тремя состояниями на выходе предназначена для идеитификации прямого (неинверсированного) значения переменных в конъюнктивном терме, При этом активирован вход управлв11ия соответствую1цих элементов И 10. В противном случае выход элемента И находится В высокаимпедансном состоянии и не влияет на работу соответству1ощих элементов И вЂ” НЕ 11, Группа элементов И с тремя

Г1ервый элемент И 3 предназначен для формирования значения коньюнктивнога терма по значению выходов каждой пары элементов И10-И-НЕ 11 по стробу генератора 9, Когда выходы обоих элементов в паре находятся В высокаимпедансном састая11ии, эта Васп!Зинимается cooTDOT ствующим входом элемента И 3 как в

ТТЛ-логике логической * 1".

Второй элемент И 4 предназначен для у11равле11ия первым Входам p33pelilGHHA (входам выборки) шинного формирователя

2. Выход элемента И 4 возбуждается в том случае, если активированы выход 38 дешифратора 1 и выход элемента ИЛИ 12, Третий элемент И 5 предназначен для управления Входом записи Оперативной памяти 18 и через элемент ИЛИ 13 счетным

Входам счетчика 17 в том случае, если актиВирован выход 38 дешифратора 1 и вход 30 управления устройства.

Четвертый элемент И 6 предназначен для управления входом сброса счет 1ика 17 па Окончании вычислений В TDM сл „ 1ае, если активирован Выход39дешифратара и вход

30 управления устройства, Пятый злеме li И 7 предназначен для уп(>авления Входам установки триггера 8 В там слу1ае., если ак1ивираван выход 39 дешифратора 1 и вход 29 устройства.

Триггер 8 предназначен для управления генераторам 9 и устанавливается сигналами с выхода элемента И 7 или входа 32 пуска, а

Обнуляется ригналам с входа 33 сброса или с тре; ьего выхода 42 мультиплексора 19 nocl1e задер>кки на элементе 24 и Mo>i(GT быть реализован, например, на стандартных ин тегральных микросхсмах 155ТМ2, причем для согласования с функцианальна11 схсмой входы сброса и установки подключаются через инверторы.

Генера.гар 9 предназначен для управления по счетному входу через элемент ИЛИ

40 состояниями на выходе может быть реализована, например, на стандартных интегральных микросхемах 589АП16, причем для согласования с функциональной схемой оба входа разрешения объединяются и подключаются через инвертор к соответствующему выходу 40 мультиплексора 19.

Группа элементов И-НЕ 11 с тремя состояниями на выходе предназначена для идентификации инверсного значения переменной в конъюнктивном терме, При этом активизирован вход управления соответствующих элементов И-НЕ 11. В противном случае выход элемента И вЂ” НЕ находится в высокоимпедансном состоянии и не влияет на работу соответству1ащих элементов И 10.

Группа элементов И вЂ” НЕ с тремя состояниями на Выходе может быть реализована, например, на стандартных интегральных микросхемах 589АП16 с инверсией входных сигналов.

Первый элемент ИЛИ 12 предназначен для управления элементом И 4 в том случае, если активирован один из входов 29 и 30 управления устройства. Второй элемент

ИЛИ предназначен для управления счетным входом счетчика 17 сигналами либо с генератора 9 (чтение из памяти 18), либо с выхода элемента И 5 (запись в память 18).

Третий элемент ИЛИ 14 предназначен для управления сбросом с 1етчика 17 сигналами либо с выхода элемента И 6, либо с входа 33 сброса, либо с выхода 42 мультиплексора 19 после задержки на элементе 24. Четвертый элемент ИЛИ 15 предназначен для управления входом установки триггера 8 либо с выхода элемента И 7, либо с входа 32 управления. Пятый элемент ИЛИ 16 предназначен для управления сбросом триггера

8 сигналами либо с входа 33 сброса, либо с выхода 42 мультиплексора 19 после задержки на элементе 2, Счетчик 17 предназначен для адресации констант при записи или считывании информации и может быть реализован, например, на стандартных интегральных микросхемах 155ИЕ7. Счетный вход счетчика 17 управляется выходом элемента ИЛИ 13. Емкость счетчика достаточна для адресации массива констант, соответствующих состоянию автомата с максимальным количеством конъюнкций, oilpeäåëëloùèõ возможные переходы автомата, Ог1еративная память 18 предназначена для записи, хранения и выдачи кодов настройки в мультиплексор 19 и элементы И

10, И-НЕ 11. Вариант программирования оперативной памяти 18 представлен в примере канкретнага выполнения вычислений, Оперативная память 18 программируется

2002300

Р5

35

50

55 микроЭВМ и может быть реализована, например, на стандэртных интегральных микросхемах 541РУ2.

Мультиплексор 19 предназначен для подключения K выходу данных оперативной памяти 18 либо выходов данных внешней памяти с входов 35 в том слу яе, еслл на

0xoQ 34 Bo+QHr2 Jlol ическая "1" (внешняя lа мять в этом случае адресуется выходами 36).

Нечетные выходы 40 группы выходов подключены к входам управления соответствующих элементов И 10 с тремя состояниями нл выходе для подключения их к соответствующему разряду выхода регистра 22, поступающего на информационные входы элементов И 10 группы, если переменная, сопоставляемая с ним, входит в коныанктивный терм булевой функции без инверсии и отключения в противном случае. Четные выходы 40 группы выходов подк иачены к входам управления соответствующих элементов И-НЕ 11 группы с тремя состояниями на выходе для подключения их к соответствующему разряду выхода регистра 22, если переменная, сопоставляемая с

tlMM, входит в коньюнктлвный терм булевой функции с инверсией, и отключения их в противном слу яе. Информация на группе выходов 41 имеет единицы в разрядах, соответствующих номерам булевых функций, включающих вычисляемый {cooTBBTcòâóþщий) коньюнктивный терм, Информация на выходе 42 равна единице в том случае, если соответствующий коньюнктивный терм (кад коньюнктивного терца) последний, и нул,о в противном случае. Мультиплексор 19 может быть реализован, например, на стандартных интегральных микросхемах 155} П1, причем для согласования с функциональной схемой входы синхронизации. микросхем подключаются к минусовой шине источника питания, к которой также подключаются и адресные входы с весами 2, 4, 8, а выходы микросхем инвертируются.

Первый регистр 20 предназначен для записи с накоплением в него, хранения и выдачи информацMH аб обобщенном выходном слове с выходов 41 мультиплексора 19, Обобщенное выходное слово состоит из выходного слова и информации о последующем внутреннем состоянии, Информация в регистр 20 записывается стробом, формируемым на выходе элемента И 3. Первый регистр 20 накапливает "единицы" в трех разрядах, которым соответствуют булевы функции, равные единицам, при вычислении саответствуюших каньюнктивнык T8p" мав и определении, что они„в сваю очередь, равны единице, и может быть реализован, например. на стандартных интегральных микрасхемах533ТР1 с элементами И-НЕ па всем входам установки, стробируемыми по вторым входам.

Второй регистр 21 предназначен для записи, хранения и выдачи информации а последующем внутреннем состоянии и выходных сигналов с выхода первого регистра 20 по стробу на выходе элемента 24 задержки. Второй регистр представляет собой память отработки алгоритма устройства и может быть реализован, например, на стандартных интегральных микросхемах

155И Р13.

Третий регистр 22 предназначен для записи,хранения и выдачи входного дискретного сигнала, поступающего на вход 31 устройства и может быть реализован, например, на интегральных микросхемах

155ИР13. Информация входного сигнала с входов 31 записывается в регистр 22 по сигналу "ноль" с выхода элемента ИЛИ 15.

Первый элемент 23 задержки предназначен для задержки стробирующего импульса на вход элемента И 3 для ожидания завершения переходных процессов при записи информации в регистр 22 (па сигналу пуска вычислений). Второй элемент 24 задержки предназначен д я задержки сигнала с выхода 42 мультиплексора 19 с целью ожидания завершения переходных процессов в элементах И 10 и И вЂ” HE 11 и окончания записи; если таковая будет, в регистр 20.

Сумматор 25 предназначен для формирования адреса памяти 18 путем суммирования текущего состояния автомата с выхода регистра 21 и сигналов с выхода счетчика 17. Сумматор 25 может быть реализован, например, на стандартных интегральных микросхемах 531ИМ4.

Вход 26 адреса предназначен для подключения шины адреса (или ее части) внешней микроЭВМ. Входы-выходы данных27 предназначены для подключения шины данныквнешней микроЭВМ. Вход 28 разрешения предназначен для управления дешифраторам 1 адресов устройств вводаввода внешней микроЭВМ. Первый вход 29 управления "чтение" предназначен для подключения команды ввода внешней микроЭВМ. Второй вход 30 управления "запись" предназначен для подключения команды вывода внешней микроЭВМ. Информационные входы 31 предназначены для подключения входных сигналов. Вход 32 пуска устройства предназначен для приема импульса пуска при использовании устройства без внешней ЭВМ в качестве отдельного локального контроллера. Вход 33 сброса устройства предназначен для приведения в нулевое {исходное) состояние триггера 8, 2002300 вывода с фиксирананным адресом. Активи-. руется вход 30 управления "запись", а на 30 термы аналогично прототипу и управляет л группами элементов И 10, И-НЕ 11. Второе т поле соответствует группе выходов 41 и ч счетчика 17, регистров 21,22 перед началом работы. Вход 34 предназкачен для управления мультиплексором 19 в том случае, если необходимо использование внешней памяти констант ПЗУ (ПГ13У), в этом случае на вход 34 подается логическая "1". Информационный вход 35 мультиплексора 19 предназначен для подключения выхода данных внешнего блока памяти. Адресные выходы

36 предназначены для подключения к входам адреса внешнего блока памяти, Выход

37 кода состояния предназначен для осуществления контроля работы устройства, например, внешней микроЭВМ.

Устройство для ввода в микроЭВМ дискретных сигналов работает следующим образом.

Режим настройки.

Перед началом работы ка вход 33 усгройства подается сигнал, переводящий в исходное {нулевое) состояние триггер 8 и счетчик 17 через элементы ИЛИ 16 и 14 соответственна, а также регистры 21, 22.

Регистр 20 также переводится н исходное (нулевое) состояние. Внешняя микраЭВМ, . подключенная к устройству по входам 26 адреса, входам-выходам 27 и входам 29, 30 управления, обращается к.нему как к порту выходах 26 выставляется адрес, что приводит к возбуждению выход 38 дешифратора

1 и элемента ИЛИ 12. Поэтому активируется выход элемента И 4, подключающий шинный формирователь 2 по первому входу управления по входам-выходам 27. Так как второй вход управления шинного формирователя 2 кеактивирован (отсутствует сигнал

"чтение" на выходе 29), m он подключается в режиме передачи информации с входоввыходов 27 на входи данных оперативной памяти 18, Оперативная память имеет постоянна актиниронанный вход управления выборкой (ан инверсный и подключен к минусовай шине источника питания), поэтому выход элемента И 5, активирананный выходом 38 дешифратора 1 и входом 30 управления, переводит ее в режим записи по входу записи. Поскольку счетчик 17 и регистр 21 в исходном положении обнулены по цепям сброса, та на входах адреса оперативной памяти 18 выставлен адрес нулевой ячейки.

Таким образом, в оперативную память 18 записывается первое слово информации, име ащее три поля. Первое поле соответствует группе выходов 40 мультиплексора 19 — эта информация кодирует каньюнктивные

25 представляет собой информацию обобщенного выходного сигнала s+m, где m — количество выходных сигналов; s = lntlog2M, где

М вЂ” количество состояний автомата, причем единицы в соответствующих позициях означают, чта при равенстве единиц данного коньюнктивного терма булены функции, камера которых равны этим позициям, равны единице. Третье поле (один разряд, выход

42) состоит из одного бита, который равен единице в том случае, если соответствующий конъюнктивный терм и обобщенный выходной сигкал последние. По заднему фронту сигнала на выходе элемента И .5 через элемент NflN 13 изменяет свое состояние счетчик 17, и его выходные сигналы адресуют очередную (первую) ячейку оператинной памяти 18, При очередных обращениях к устройству и активировании входа 30 в оперативную память 18 аналогично записывается второе слово информации, Далее устройство работает аналогична, в оперативную память 18 записывается массив слов информации, описанных выше, причем последнее слово информации в подмассивах, соответствующих состояниям автомата, помечается единицей н разряде, соответствующем выходу 42, а н незадействованные ячейки записываются нули в соответствующем разряде.

Таким образом, настройка устройства— запись констант в оперативную память 18 аналогична прототипу, Режим реализации дисциплины адаптивной адресации констант.

В этом режим реализуется заданное автоматное отображение (автомат Мили) где x{t) — вектор входных сигналон (нходы

31);

y(t) — вектор текущего состояния автомата (ныхады 37); у(+1) — нектар последующего состояния автомата (часть выходов 41);

z(t) — вектор выходных сигналов (часть выходов 41).

Инициирование вычислений может быть произведено программно внешней микроЭВМ (при этом анллогична прототипу возбуждаются входы 28, 29, вход 26 приводит к возбуждению выход 39 дешифратора

1, возбуждается выход элемента И 7, через элемент ИЛИ 15 устанавливается триггер 8) ибо внешним стробам по входу 32. Генераор 9 начинает генерировать последовательность импульсан, па переднему фронту

2002300 которых с некоторой задержкой, определяемой элементом 23, страбируется элемент И

3, вычисляющий значение конъюнкции ат входного сигнала х, записанного передним фронтом импульса с выхода элемента ИЛИ

15 в регистр 22 с входов 31. Если вычисляемая конъюнкция покрывает входной сигнал, то выходы всех элементов И 10.1 — 10 В, И-НЕ 11.1 — 11.В, настроенные константой с выхода 40 мультиплексора 19, (аналагично прототипу) находятся в состоянии логической "1" и на выходе элемента И 3 возникает импульс(повторя(ащий строб генератора 9}, записывающий в регистр 20 обобщенный выходной сигнал y(t+1) z(t) с выходов 41 мультиплексора 19 (второе поле выходов памяти 18 — первое поле — константа) либо значения булевых функций,. описывающих этот обобщенный выходной сигнал (аналагично прототипу). При этом, так как регистр

20 имеет входы, происходит "накопление" единичных значений указанных функций.

По заднему фронту импульса генератора 9 изменяется состояние счетчика 17, адресующего следующую константу. Адрес константы формируется в сумматоре 25 выходных сигналов счетчика 17 и регистра 21.

Выходные сигналы сумматора поступают на входы адреса оперативной памяти 18 и на выходы 36 устройства, например, для контроля или для адресации внешнего блока памяти (при необходимости). С задер>ккай, необходимой для завершения переходных процессов в сумматоре 25 и памяти 18, через элемент 23 задержки страбируется элемент И 3, и процесс продолжается до тех пар, пока на выходе 42 не появится признак окончания констант, соответствующих данному состоянию (в описанном случае начальному}; через элемент ИЛИ 16 обнуляется триггер 8, через элемент ИЛИ 14 — счетчик 17. Тогда.с задержкой, определяемой элементам 24, задержки и неабхадиМоА для завершения вычислений последней конъюнкции, в регистр 21 переписывается значение вычисленных функций y(t+1) z(t) из регистра 20. Выходные сигналы z(t) с первой группы выходов регистра 21 поступают на входы шинного формирователя 2 и вводятся в микроЭВМ при исполнении ею команды ввода: возбуждаются входы 29, 28, вход Е2 шинного формирователя 2, выход элемента

ИЛИ 12, выход 38, выход элемента И 4, вход

Е 1 шинного формирователя 2 и инфармация с входов шинного формирователя поступает на входы-выходи 27 и далее в микраЭВМ. Сигналы текущего состояния поступают на выходы 37 (например, для контроля) и на вторую группу входов сумматора, подготавливая вычисления в очередном

20

Итак, имеются 15 конъюнкций, В прототипе необходимо в каждом цикле вычислений определять значения всех 15 конъюнкций. Пронумеруем дуги графа и состоянии по очередной команде микроЭВМ, Для использования внешнего блока па. мяти на вход 34 подается логическая "1", к входам адреса внешнего блока подключаются выходы 36 устройства, а выходы данных внешнего блока памяти подключены к входам 35 и через мультиплексор 19 íà ego выходы 40 (константы), 41 (выходные слова), 4? (бит окончания констант состояния), 3то позволяет использовать устройство в качестве отдельного контроллера (микропрограммного автомата) для различных целей управления при записи констант во внеш5 нее постоянное запоминающее устройство.

Адаптивная адресация повышает быстродействие, так как исключает необходимость вычисления всех конъюнкций, вычисляются только конъюнкции, соответствующие данному состоянию.

С выхода элемента И 6 происходит программное обнуление регистра 20 и счетчика

17 и подготовка устройства к последующим вычислениям.

5 Рассмотрим пример конкретного выполнения.

Допустим, что необходимо реализовать граф автомата, изображенный на фиг.2.

Имеется четыре состояния У1, У2, Уз, У4, шесть входных сигналов xs-х1. В таком случае обобщенная табл.1 переходов-выходов имеет следующий вид.

При обычном кодировании Y1:=00;

У2:=01; Уз .=10; Y4:-11 и автомат описывается следующей системой булевых функцйй:

1 2 . 3 4

Dt= У2У! x2xtvy2 y1vy2y1YУ2У!х5х4 ч

v y2y1x5x4i

6 7

02 = У2У1х2х! ЧУ2У1х5х4;

8 9

z! = У2У!Х2х1ЧУ2У1хз;

72 = y2y1 х2х1, 11

23 = У2У1 ХЭ

12

z4 =у2 у!хз;

13 5 у2у1 x4i

14

26 - y2y1x5-х4, 15

27 У2У1.

2002300

Таблица 1

Прододжение табл. 1

Таблица 2 присвоим состояниям автомата состояния, соответствующие начальным номерам групп дуг; У, - 0000, У2: " "0011, Уз; =- 0101, У4; 1000, Табл.1 кодирования памяти с учетом бита окончания констант групп дуг имеет следующий вид, Константы, соответствующие переменным хе — х устанавливаются на выходах 40 мультиплексора 19, последующее состояние автомата 043з0201 и выходные сигналы гт — zi устанавливаются на выходах 41 мультиплексора, бит окончания устанавливается на выходе 42 мультиплексора.

Таким образом, максимальное количе5 ство вычисляемых коньюнкций = 3 (в состояниях У У ). (56) Авторское свидетельство СССР

Q 1503043, кл. G 06 F 13/00, 1989.

10 Авторское свидетельство СССР

% 1591029, кл. 6 06 Г 13/00, 1988.

2002300

Продолжение табл, 2

Формула изобретения

УСТРОЙСТВО ДЛЯ ВВОДА В МИКРОЭВМ ДИСКРЕТНЫХ СИГНАЛОВ, содержащее дешифратор, шинный формирователь, пять элементов И, триггер, генератор импульсов, группу элементов И с тремя состояниями на выходе, группу элементов И

- НЕ с тремя состояниями на выходе, три элемента ИЛИ, счетчик, оперативную память, мультиплексор, два регистра и элементы задержки, причем первый вход дешифратора является адресным входом устройства, а первый и второй выходы подключены соответственно к первым входам второго и третьего, четвертого и пятога элементов И, триггер соединен выходом с входом генератора импульсов, информационный вход оперативной памяти подключен к выходу шинного формирователя, вход-выход которого является входом уставок и информационным выходом устройства, выход и второй вход второго элемента

И подключены соответственно к входу разрешения шинного формирователя и выходу первого элемента ИЛИ, второй вход которого является входом команды записи устройства и соединен с вторыми входами третьего и четвертого элементов И, первый вход первого элемента ИЛИ является входом команды чтения устройства и соединен с входом направления передачи шинного формирователя и вторым входом пятого элемента И, выход генератора импульсов соединен с вторым входом второго элемента ИЛИ, первый вход которого подключен к выходу третьего элемента И и входу записи оперативной памяти, счетный вход счетчика соединен с выходом второго элемента ИЛИ, вторые входы соответствующих элементов И и И - НЕ групп объединены, выходы соответствующих элементов И и И - НЕ групп объединены и подключены к соответствующим входам первого элемента И, выход которого соединен с синхровходом первого регистра, информационный выход которого является информационным входом второго регистра, синхровход которого подключен к выходу второго элемента задержки, вход разрешения выборки оперативной памяти подключен к минусовой шине источника

)0 питания, выход четвертого элемента И является входом сброса первого регистра, отличающееся тем, что, с целью повышения быстродействия и расширения области применения, в него -введенй два элемента

15 ИЛИ, регистр и сумматор, причем выходы четвертого и пятого элементов И являются первыми входами третьего и четвертого элементов ИЛИ соответственно, выход третьего элемента ИЛИ подключен к входу

20 сброса счетчика, выход которого подключен к первому входу сумматора, второй вход которого является выходом второй группы второго регистра и выходом кода состояния автомата, выход сумматора соединен с адресным входом оперативной памяти и является адресным выходом для подключения внешнего блока памяти, вы ход генератора импульсов через первый 0 элемент задержки соединен с (В+ 1)-м входом первого элемента И, второй вход третьего и первый вход пятого элементов

ИЛИ являются входом сброса устройства, второй вход четвертого элемента ИЛИ яв 5 ляется. входом пуска устройства, третий вход третьего и второй вход пятого элементов ИЛИ соединены с выходом второго элемента задержки, входом которого является третий вход мультиплексора, вход .40 сброса триггера соединен с выходом пятого элемента ИЛИ, вход установки триггера подключен к выходу четвертого элемента

ИЛИ и синхровходу третьего регистра. информационный вход которого является ин45 формационным входом устройства для подключения дискретных сигналов. аы о23.2002300

24 ды третьего регистра являются вторыми входами соответствующих элементов И группы, выходы нечетных рязрядов первой группы выходов мультиплексора соединены с первыми входами соответствующих элементов И группы, выходы четных разрядов первой группы выходов мультиплексора соединены с первыми входами соответствующих элементов И - НЕ группы, вторая группа выходов мультиплексора является входом первого регистра, первая группа выходов второго регистра соединена с группой информационных входов шинного формирователя, первые информационные входы мультиплексора соединены с выходом оперативной памяти, а

5 вторые информационные входы и адресный вход образуют информационные входы и вход управления мультиплексора соответственно, второй вход дешифратора является входом разрешения устройства, 10, входы сброса второго и третьего регистров являются входами сброса устройства.

2002300

Раг л

Составитель С.Торин

Техред М,Моргентал

Редактор T.Юрчикова рректор H.Ïåòðàø

Заказ 3174

Тираж Подписное

НПО "Поиск " Роспатента

113035, Москва, Ж-35. Раушскав наб., 4/5 .

Производственно-издательский комбинат " Патент", г. Ужгород, ул.Гагарина, 101