Интегральный регулятор негоды

 

Изобретение относится к автоматическим регуляторам. Интегральный регулятор Негоды содержит усилитель постоянного тока, первый масштабирующий резистор, соединенный первым выводом с катодом первого диода, подключенного анодом к катоду второго диода и к первой обкладке первого интегрирующего конденсатора, второй масштабирующий резистор, соединенный первым выводом первого масштабирующего резистора и анодом третьего диода, подключенного катодом к анолу четвертого диода и к первой обкладке второго интегрирующего конденсатора. Целью изобретения является повышение быстродействия и запаса устойчивости, а также уменьшение перерегулирования. В регулятор введен блок выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения, вход которого соединен с выходом усилителя постоянного тока, который является выходом регулятора, выходы положительных и отрицательных значений отклонения сигнала управления от его среднего текущего значения блока соединены соответственно с вторыми обкладками первого и второго интегрирующих конденсаторов, анод второго и катод четвертого диодов соединены с общей шиной регулятора, второй вывод первого масштабирующего резистора является входом "Задание" регулятора, второй вывод второго масштабирующего резистора является входом "Регулируемая величина" регулятора. Блок выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения содержит пятый и шестой диоды, аноды и катоды которых являются входом блока, катод пятого диода через третий масштабирующий резистор соединен с первой обкладкой третьего конденсатора, которая через четвертый масштабирующий резистор соединена с анодом шестого диода, вторая обкладка третьего конденсатора соединена с общей шиной регулятора, а катод пятого и анод шестого диодов являются соответственно выходами положительных и отрицательных значений отклонения сигнала управления от его среднего текущего значения блока. 1 з.п. ф-лы, 2 ил.

Изобретение относится к автоматическим регуляторам, содержащим усилитель сигнала рассогласования непрерывных значений регулируемой величины относительно сигнала задания, в частности регулятор может быть применен для автоматического регулирования скоростью вращения якоря электродвигателя постоянного тока. Регулятор может быть также использован для управления объектами с меняющимися параметрами (характеристиками), а САР различными объектами с заранее неизвестными характеристиками, а также в САР, где необходимо регулирование с минимальной статической погрешностью и с максимальным быстродействием.

В настоящее время известны пропорциональные интегральные, пропорционально-интегральные, пропорционально-дифференциальные, пропорционально-интегрально-дифференциаль- ные регуляторы, описанные в учебниках по теории автоматического регулирования.

Недостатком указанных регуляторов является то, что во многих случаях сложно с их помощью обеспечить устойчивость системы при выполнении необходимого ее коэффициента усиления.

Известны интегральные регуляторы [1], [2]. Недостатком этих регуляторов является их относительно низкие быстродействие, запас устойчивости, а также относительно большое перерегулирование.

Известен интегральный регулятор [3]. Этот регулятор является ближайшим прототипом предлагаемого изобретения.

Этот регулятор содержит усилитель постоянного тока, первый масштабирующий резистор, соединенный первым выводом с катодом первого диода, подключенного анодом к катоду второго диода и к первой обкладке первого интегрирующего конденсатора, второй масштабирующий резистор, соединенный первым выводом с первым выводом первого масштабирующего резистора и анодом третьего диода, подключенного катодом к аноду четвертого диода и к первой обкладке второго интегрирующего конденсатора.

Недостатком этого регулятора является также его относительно низкие быстродействие, запас устойчивости, а также относительно большое перерегулирование.

Целью изобретения является уменьшение указанных недостатков.

Сущность изобретения заключается в том, что в регулятор введен блок выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения, вход которого соединен с выходом усилителя постоянного тока, который является выходом регулятора, выходы положительных и отрицательных значений отклонения сигнала управления от его среднего текущего значения блока соединены соответственно с вторыми обкладками первого и второго интегрирующих конденсаторов, анод второго и катод четвертого диодов соединены с общей шиной регулятора, второй вывод первого масштабирующего резистора является входом "Задание" регулятора, второй вывод второго масштабирующего резистора является входом "Регулируемая величина" регулятора.

Блок выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения содержит пятый и шестой диоды, аноды и катоды которых являются входом блока, катод пятого диода через третий масштабирующий резистор соединен с первой обкладкой третьего конденсатора, которая через четвертый масштабирующий резистор соединена с анодом шестого диода, вторая обкладка третьего конденсатора соединена с общей шиной регулятора, а катод пятого и анод шестого диодов являются соответственно выходами положительных и отрицательных значений отклонения сигнала управления от его среднего текущего значения блока.

На фиг. 1 изображена принципиальная схема предлагаемого интегрального регулятора Негоды; на фиг. 2 - временные диаграммы сигналов этого регулятора при разомкнутой САР и при подаче на вход усилителя сигнала задания синусоидальной формы.

Интегральный регулятор Негоды содержит усилитель 1 постоянного тока, собранный на операционном усилителе, инверсный вход которого через первый масштабирующий резистор 2 соединен с выходом задатчика 3, а также через второй масштабирующий резистор 4 - с выходом датчика 5 обратной связи.

Выход операционного усилителя 1 через согласующую схему 6 и регулирующий орган 7 соединен с входом объекта 8 управления, а также через цепи из последовательно соединенных пятого диода 9, третьего масштабирующего резистора 10 и шестого диода 11, четвертого масштабирующего резистора 12 подключен к выводу сглаживающего конденсатора 13, второй вывод которого соединен с общим проводом схемы. Согласующая схема 6 может представлять собой или усилитель, или усилитель с регулятором, например регулятором тока в системе электропривода. Общие точки пятого диода 9 и третьего масштабирующего резистора 10, а также шестого диода 11 и четвертого масштабирующего резистора 12 соответственно через интегрирующие первый конденсатор 14 и второй конденсатор 15 соответственно через первый диод 16 и третий диод 17 подключены к инверсному входу усилителя 1. Общие точки первого конденсатора 14 и первого диода 16, а также второго конденсатора 15 и третьего диода 17 соответственно через второй диод 18 и четвертый диод 19 подключены к общему проводу схемы.

Интегральный регулятор Негоды работает следующим образом.

Управляющий сигнал с выхода усилителя 1 подается на схему выделения однополярных отходов управляющего сигнала от сигнала его среднего текущего значения. Эта же схема одновременно является формирователем сигнала среднего текущего значения управляющего сигнала. Из схемы, изображенной на фиг. 1, видно, что напряжение на конденсаторе 13 стремится выровняться с управляющим сигналом или по цепи диод 9, резистор 10, или по цепи диод 11, резистор 12. Резистор 10 выбран равным резистору 12 и равен необходимому номиналу сопротивления сглаживающего RC-фильтра. Таким образом, напряжение на конденсаторе 13 является напряжением сигнала среднего текущего значения управляющего сигнала. При отклонении величины управляющего сигнала от величины напряжения на конденсаторе 13 в положительную сторону, напряжение на выходе пятого диода 9 будет равно управляющему сигналу, а напряжение на выходе диода 11 в связи с его запертым состоянием - напряжению конденсатора 13 (т. е. напряжению среднего текущего значения управляющего сигнала). При отрицательных отклонениях управляющего сигнала, наоборот, напряжение на выходе диода 11 будет равно управляющему сигналу, а на выходе запертого диода 9 - напряжению конденсатора 13. Следовательно, на выходе диода 9 формируется сигнал положительных отклонений управляющего сигнала от сигнала его среднего текущего значения, а на выходе диода 11 - сигнал отрицательных отклонений. Эти сигналы подаются на вход интегрирующих конденсаторов 14 и 15, а с их выхода соответственно через диоды 16 и 17 - на вход усилителя 1. Причем при росте положительного отклонения через первый диод 16 и пятый диод 9 между входом и выходом усилителя 1 оказывается включенным первый интегрирующий конденсатор 14, а при росте отрицательного отклонения через диоды 11 и 17 между входом и выходом усилителя 1 оказывается включенным второй интегрирующий конденсатор 15. В связи с этим при росте положительного или отрицательного отклонения сигнал управления изменяется по следующему закону: U_упр= U_с.т.з.(t_{нач.откл.}) ± t)dt, где U_упр (t) - сигнал управления; U_с.т.з. (t_{нач.откл}. ) - величина напряжения среднего текущего значения управляющего сигнала в момент времени начала роста соответствующего отклонения; C - емкость конденсаторов 25 и 26; t_{нач.откл.} - время начала отклонения; i_с.р.(t) - ток сигнала рассогласования, равный разности токов через резисторы 2 и 4.

В промежутки времени уменьшений отклонений управляющего сигнала от сигнала его среднего текущего значения интегрирующие конденсаторы 14 и 15 оказываются отключенными от инверсного входа усилителя 1. Поэтому уменьшения отклонений происходят по пропорциональному закону, что осуществляется много быстрее, чем нарастание отклонений.

Работа предлагаемого интегрального регулятора Негоды может быть понятна при анализе временных диаграмм, изображенных на фиг. 2 для разомкнутой САР (например, при разорванной цепи резистора 4), и при подаче сигнала задания синусоидальной формы. На верхнем графике пунктирной линией показан сигнал на выходе усилителя, какой бы он был, если разорвать цепь обратной связи из конденсаторов 14 и 15. Сплошными линиями на этом графике показаны управляющий сигнал U_упр.(t) и сигнал его среднего текущего значения U_с.т.з.(t).

На втором графике фиг. 2 показан сигнал положительных отклонений управляющего сигнала, снимаемый с общей точки диода 9 и резистора 10. Задний фронт положительных отклонений (наиболее крутой фронт) не совпадает с соответствующим фронтом управляющего сигнала. Это связано с перезарядом конденсатора 14 через резистор 10, однако это не вносит изменений в алгоритм формирования управляющего сигнала, в соответствии с которым рост отклонений происходит замедленно - по интегральному закону, а уменьшение отклонений - ускоренно - по пропорциональному закону.

На третьем графике фиг. 2 показан сигнал тока через диод 16. Этот ток пропорционален положительной производной положительных отходов управляющего сигнала от сигнала на конденсаторе 13.

Величины резисторов 10 и 12 сглаживающего фильтра могут быть выбраны равными между собой.

Параметры сглаживающего фильтра должны удовлетворять условию: Предлагаемый регулятор реализует новый алгоритм, по которому рост отклонений управляющего сигнала от его среднего текущего значения происходит замедленно - по интегральному закону, а уменьшение отклонений - ускоренно - по пропорциональному закону. Использование нового алгоритма, как показали экспериментальные исследования, улучшает быстродействие регулятора, запас устойчивости и уменьшает перерегулирование регулируемой величины.

Формула изобретения

1. Интегральный регулятор, содержащий усилитель постоянного тока, первый масштабирующий резистор, соединенный первым выводом с катодом первого диода, подключенного анодом к катоду второго диода и к первой обкладке первого интегрирующего конденсатора, второй масштабирующий резистор, соединенный первым выводом первого мастабирующего резистора и анодом третьего диода. подключенного катодом к аноду четвертого диода и к первой обкладке второго интегрирующего конденсатора, отличающийся тем, что, с целью повышения быстродействия и запаса устойчивости, а также уменьшения перерегулирования регулятора, в него введен блок выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения, вход которого соединен с выходом усилителя постоянного тока, который является выходом регулятора, выходы положительных и отрицательных значений отклонения сигнала управления от его среднего текущего значения блока соединены соответственно с вторыми обкладками первого и второго интегрирующих конденсаторов, анод второго и катод четвертого диодов соединены с общей шиной регулятора, второй вывод первого масштабирующего резистора является входом "Задание" регулятора, второй вывод второго масштабирующего резистора является входом "Регулируемая величина" регулятора.

2. Регулятор по п.1, отличающийся тем, что блок выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения содержит пятый и шестой диоды, аноды и катоды которых являются входом блока, катод пятого диода через третий масштабирующий резистор соединен с первой обкладкой третьего конденсатора, которая через четвертый масштабирующий резистор соединена с анодом шестого диода, вторая обкладка третьего конденсатора соединена с общей шиной регулятора, а катод пятого и анод шестого диодов соответственно выходами положительных и отрицательных значений отклонения сигнала управления от его среднего текущего значения блока.

РИСУНКИ

Рисунок 1, Рисунок 2