Ячейка однородной структуры

Изобретение относится к вычислительной технике и может быть использовано для построения однородных вычислительных структур, выполняющих арифметическое сложение двоичных векторов, упорядоченное хранение и трансляцию информации при массовой параллельной обработке данных. Техническим результатом является повышение функциональных возможностей ячейки за счет реализации операции арифметического сложения. Указанный результат достигается за счет того, что ячейка содержит два информационных входа, два информационных выхода, управляющий вход, четыре элемента И, триггер, сумматор, два элемента ИЛИ, два элемента НЕ. Устройство позволяет выполнять операции трансляция кода, загрузка кода, режим вычисления. 9 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения однородных вычислительных структур, выполняющих арифметическое сложение двоичных векторов, упорядоченное хранение и трансляцию информации при массовой параллельной обработке данных и является усовершенствованием изобретения по авт. св. №1335975 А2.

Цель изобретения - введение новой функциональной возможности за счет реализации операции арифметического сложения.

Известна ячейка однородной структуры, авторское свидетельство №1335975 А2, содержащая два информационных входа 1 и 2, два настроечных входа 3 и 4, элемент И 5, элемент ИЛИ 6, элементы ЗАПРЕТ 7, 12, мультиплексоры 8, 9, два информационных выхода 10, 11, триггер 13, элемент ИЛИ-НЕ 14.

Предлагаемое изобретение направлено на повышение функциональных возможностей ячейки.

Это достигается тем, что в ячейку однородной структуры, реализующую систему логических функций

где b и р - сигналы, подаваемые на информационные входы ячейки, prg - сигнал, формируемый на управляющем входе, с и s - сигналы, формируемые соответственно на информационных выходах ячейки, Q(t) - состояние триггера в момент времени t, причем Q(t)=prg·b·р, содержащая первый и второй информационные входы, управляющий вход, два выхода, элемент И, элемент ИЛИ, и триггер, дополнительно введены три элемента И, элемент ИЛИ, два элемента НЕ и сумматор, причем первый информационный вход соединен с информационным входом триггера, со вторым информационным входом сумматора и с первым входом третьего элемента И, второй информационный вход соединен со вторым входом первого элемента И, с входом переноса сумматора, со вторым входом второго элемента И, с входом второго элемента НЕ, управляющий вход соединен с первым входом первого элемента И, с входом первого элемента НЕ, с входом разрешения сумматора, с первым входом второго элемента И, с третьим входом третьего элемента И, выход первого элемента И соединен с входом разрешения триггера, выход которого соединен с первым входом четвертого элемента И, выход которого соединен с первым информационным входом сумматора, выход суммы которого соединен с первым входом первого элемента ИЛИ, выход переноса сумматора соединен с первым входом второго элемента ИЛИ, выход второго элемента И соединен со вторым входом второго элемента ИЛИ, выход которого соединен с первым выходом ячейки, на котором формируется функция выход третьего элемента И соединен со вторым входом первого элемента ИЛИ, выход которого соединен со вторым выходом ячейки выход первого элемента НЕ соединен со вторым входом четвертого элемента И, а выход второго элемента НЕ соединен со вторым входом третьего элемента И.

Введение новых элементов и связей между ними обеспечивает решение поставленной задачи.

На фиг.1 изображен общий вид однородной структуры. Устройство (фиг.1) содержит: ячейки однородной структуры 1,1-1,m, 2,1-2,m,..., n,1-n,m, информационные входы p₀-p_n, b₀-b_m, информационные выходы с₀-с_n, s₀-s_m, управляющий вход PRG, соединенный с управляющими входами prg, каждой ячейки однородной структуры.

На фиг.2 приведена функциональная схема ячейки однородной вычислительной структуры. Устройство (фиг.2) содержит первый и второй информационные входы, управляющий вход, два информационных выхода, четыре элемента И, два элемента ИЛИ, триггер, два элемента НЕ и сумматор, причем первый информационный вход соединен с информационным входом триггера, со вторым информационным входом сумматора и с первым входом третьего элемента И, второй информационный вход соединен со вторым входом первого элемента И, с входом переноса сумматора, со вторым входом второго элемента И, с входом второго элемента НЕ, управляющий вход соединен с первым входом первого элемента И, с входом первого элемента НЕ, с входом разрешения сумматора, с первым входом второго элемента И, с третьим входом третьего элемента И, выход первого элемента И соединен с входом разрешения триггера, выход которого соединен с первым входом четвертого элемента И, выход которого соединен с первым информационным входом сумматора, выход суммы которого соединен с первым входом первого элемента ИЛИ, выход переноса сумматора соединен с первым входом второго элемента ИЛИ, выход второго элемента И соединен со вторым входом второго элемента ИЛИ, выход которого соединен с первым информационным выходом ячейки, выход третьего элемента И соединен со вторым входом первого элемента ИЛИ, выход которого соединен со вторым информационным выходом ячейки, выход первого элемента НЕ соединен со вторым входом четвертого элемента И, а выход второго элемента НЕ соединен со вторым входом третьего элемента И.

На фиг.3а и 3b изображено выполнение операции трансляции битового вектора с группы входов b₀-b₃ однородной вычислительной структуры на группы выходов s₀-s₃ однородной вычислительной структуры, по каналам b_i-s_i, где i - номер соответствующей строки однородной вычислительной структуры. При этом на фиг.3а показана подача данных на группу входов b₀-b₃ однородной вычислительной структуры, управляющий сигнал PRG находится в пассивном (нулевом) состоянии. На фиг. 3b иллюстрируется непосредственное выполнение операции трансляции битового вектора с группы входов b₀-b₃ однородной вычислительной структуры, на группы выходов s₀-s₃ однородной вычислительной структуры при подаче активного сигнала (равного логической единицы) на управляющий вход вычислительной структуры PRG.

На фиг.4а, 4b, 4c, 4d иллюстрируется пример работы ОВС в режиме массовой загрузки кода.

На фиг.5 - пример выполнения операции сложения в однородной вычислительной структуре. Устройство на фиг.5 содержит ячейки однородной структуры 1-32, информационные входы р₀-р₃, b₀-b₇, и информационные выходы c₀-c₃, s₀-s₇.

Ячейка однородной структуры реализует следующую систему логических функций:

Q(t)=prg·b·p

где b и p - сигналы, соответственно подаваемые на информационные входы 1 и 2 ячейки;

prg - сигнал, формируемый соответственно на управляющем входе 5;

с и s - сигналы, формируемые соответственно на информационных выходах 3 и 4 ячейки;

Q(t) - состояние триггера 7 в момент времени t.

Основными режимами работы однородной вычислительной структуры являются: трансляция кода с группы информационных входов b₀-b_m на группу информационных выходов s₀-s_m, построчная загрузка кода с группы информационных входов b₀-b_m в триггеры ячеек однородной структуры, режим вычисления.

Режим трансляции кода

Задача, которую решает устройство в данном режиме, трансляция кода с группы входов b₀, b₁,...,b_m ЯОС на группы выходов s₀, s₁,...,s_m по каналам коммутации b_i-s_i.

Настройка ячеек ОВС на работу в режиме трансляции кода осуществляется подачей исходного вектора на группу входов b₀, b₁,...,b_m ОВС, при этом младший разряд b₀ исходного вектора подается на первый информационный вход первой ячейки первого столбца, первой строки (на вход b₀ ОВС), а на управляющий вход PRG однородной структуры подается сигнал логической единицы, в результате чего происходит проключение каналов коммутации b_i-s_i. На группу входов р₀, p₁,..., p_n ЯОС подается нулевой вектор. Вследствие чего содержимое входов b₀, b₁,...,b_m первой строки за один такт переходит на группы выходов s₀,s₁,...,s_m самой нижней строки ОВС.

ЯОС в данном режиме реализует следующую систему логических функций

Пример работы однородной структуры в режиме трансляции приведен на фиг.3. В данном примере на группу входов b₀, b₁,...,b₃ подается вектор 1001₂ (фиг.3а), при этом управляющий сигнал PRG находится в нулевом (пассивном) состоянии. Группа входов р₀, р₁,...,р₃ находится в нулевом состоянии. При подаче на управляющий вход PRG OBC активного сигнала (фиг.3b) происходит открытие каналов коммутации b_i-s_i, где i - номер соответствующего столбца OBC, и производится трансляция кода на группу выходов s₀, s₁,...,s₃.

Режим загрузки кода

Задача, которую решает устройство в данном режиме, загрузка кода с группы входов b₀, b₁,...,b_m OBC в триггеры ЯОС соответствующей строки по каналам коммутации b_i-s_i.

Настройка ячеек OBC на работу в режиме загрузки кода осуществляется подачей исходного вектора на группу входов b₀, b₁,...,b_m OBC, при этом младший разряд исходного вектора b₀ подается на первый информационный вход первой ячейки первого столбца, первой строки (на вход b₀ OBC), при этом на управляющий вход PRG однородной структуры подается сигнал логической единицы, а на группу входов р₀, p₁,..., p_n OBC подается управляющий вектор, единичный бит которого указывает строку, в которую необходимо загрузить код вектора данных. В результате вектор с группы входов b₀, b₁,...,b_m OBC фиксируется в триггерах ЯОС нужной строки. Заметим, что загрузка кода в ячейки OBC осуществляется в следующем порядке: первыми загружаются ячейки самой последней строки, затем предпоследней и т.д., последними будут загружены ячейки первой строки.

ЯОС в данном режиме реализует следующую систему логических функций

Пример работы однородной вычислительной структуры в режиме загрузки кода приведен на фиг.4. На фиг. 4а показана загрузка кода 0110₂ в ячейки самой последней строки. Для чего на группу входов р₀-р₃ подается управляющий вектор 1000₂, в результате чего ячейки последней строки настраиваются на выполнение операции загрузки кода, а ячейки всех остальных строк - на выполнение операции трансляции кода, при подаче на управляющий вход PRG OBC активного сигнала, равного уровню логической единицы вектор 0110₂ с группы входов b₀, b₁,...,b₃ загружается в ячейки самой последней строки. Затем, по аналогии, на фиг.4b иллюстрируется загрузка кода 1111₂ в ячейки третьей строки, для чего на группу входов р₀-р₃ подается управляющий вектор 0100₂ а на управляющий вход PRG ОВС подается активный сигнал, равный уровню логической единицы. Далее во вторую строку ОВС загружается битовый вектор 1010₂, для чего на группу входов р₀-р₃ подается управляющий вектор 0010₂, а на управляющий вход PRG ОВС подается активный сигнал, равный уровню логической единицы, а в первую строку загружается вектор - 0101₂, при подаче на группу входов р₀-р₃ управляющего вектора 0001₂, а на управляющий вход PRG ОВС - активного сигнала, равного уровню логической единицы. В данном примере видно, что заполнение ЯОС кодами векторов осуществляется построчно и снизу вверх, т.е. первый вектор загружается в самую последнюю строку однородной структуры и т.д. до полного заполнения структуры или исчерпания векторных массивов.

Режим вычисления

В данном режиме устройство выполняет функцию сумматора, складывая векторы, загруженные в ЯОС ОВС в режиме загрузки.

Настройка ячеек ОВС на работу в режиме вычисления осуществляется подачей на управляющий вход PRG однородной структуры сигнала логического нуля. В результате чего в каждой ЯОС ОВС проключаются цепи суммирования и реализуется следующая система логических функций

To есть в каждой ячейке ОВС происходит сложение данных, хранящихся в триггере данной ячейки, с данными, поступающими в данную ячейку по входам b и р. Результат операции фиксируется на группе входов s₀-s_m.

Пример работы однородной вычислительной структуры в режиме вычислений приведен на фиг.5. На информационные входы b₀-b₇ и р₀-р₃ подается сигнал логического нуля. В данном примере предполагается, что загрузка в ячейки ОВС необходимых для сложения векторов уже выполнена. Для начала выполнения операции сложения на управляющий вход PRG подается сигнал, равный нулю, в результате каждая ЯОС ОВС выполняет систему функций 4. Результат формируется по столбцам и из примера видно, что если в столбце четное количество единиц, то результат суммы столбца 0, иначе, если в столбце нечетное число единиц, то результат суммы столбца 1, при этом также учитывается формирование переносов из младших в старшие разряды числа. Результат вычислений фиксируется на группе информационных выходов s₀-s₇.

Применение предлагаемой ячейки позволяет выполнять операцию арифметического сложения, упорядоченного хранения и трансляции информации при массовой и параллельной обработке данных.

Ячейка однородной структуры, реализующая систему логических функций:

где b и р - сигналы, подаваемые на информационные входы ячейки;

prg - сигнал, формируемый на управляющем входе;

с и s - сигналы, формируемые соответственно на информационных выходах ячейки;

Q(t) - состояние триггера в момент времени t, причем Q(t)=prg·b·р,

содержащая первый и второй информационные входы, управляющий вход, два выхода, элемент И, элемент ИЛИ и триггер, отличающаяся тем, что дополнительно введены три элемента И, элемент ИЛИ, два элемента НЕ и сумматор, причем первый информационный вход соединен с информационным входом триггера, со вторым информационным входом сумматора и с первым входом третьего элемента И, второй информационный вход соединен со вторым входом первого элемента И, с входом переноса сумматора, со вторым входом второго элемента И, с входом второго элемента НЕ, управляющий вход соединен с первым входом первого элемента И, с входом первого элемента НЕ, с входом разрешения сумматора, с первым входом второго элемента И, с третьим входом третьего элемента И, выход первого элемента И соединен с входом разрешения триггера, выход которого соединен с первым входом четвертого элемента И, выход которого соединен с первым информационным входом сумматора, выход суммы которого соединен с первым входом первого элемента ИЛИ, выход переноса сумматора соединен с первым входом второго элемента ИЛИ, выход второго элемента И соединен со вторым входом второго элемента ИЛИ, выход которого соединен с первым выходом ячейки, на котором формируется функция выход третьего элемента И соединен со вторым входом первого элемента ИЛИ, выход которого соединен со вторым выходом ячейки, на котором формируется функция выход первого элемента НЕ соединен со вторым входом четвертого элемента И, а выход второго элемента НЕ соединен со вторым входом третьего элемента И.