Устройство для обнаружения ошибок в регистресдвига

 

О П И С А.-„-Н:;И!Е

ЫЗОБРЕТЕНЫЯ

Со|па Соеетспих

Социалистических

Распуалин

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 26.11.1968 (№ 1220801/18-24) с присоединением заявки №

Приоритет

Опубликовано 18111.1969. Бюллетень № 11

Дата опубликования описания 7Л III.1969

Кл. 42пта, 11/02

21а>, 37/56

МПК 6 06f

G 11с

УДК 681,326.75:681.326..33 (088.8) Комитет по делам иаобретений и открытий при Соеете Мннистрое

СССР

Авторы изобретения

В. С. Толстяков, Д. О. Яковлев, В. В. Данилов и Б. И. Филимонов

Заявитель

Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В РЕГИСТРЕ

СДВИГА

Предложенное устройство относится к области вычислительной техники.

Известны устройства для обнаружения ошибок, содержащие регистры сдвига, формирователи импульсов и схему контроля.

Предложенное устройство отличается от известных тем, что оно содержит сумматор по модулю два, логические схемы «И», «ИЛИ», дифференцирующую цепь, две схемы запрета.

Первые входы первой схемы «И» и сумматора подключены к соответствующей входной шине регистра, второй вход сумматора подключен к первому входу второй схемы «И» и к сооТветствующей выходчой шине регистра, а выход сумматора подключен ко вторым входам указанных схем «И», выходы которых подклю|ены к запрещающим входам первой и второй схем запрета соответственно, причем вторые входы последних объединены и подключены к дифференцирующей цепи, а выходы схем запрета через схему «ИЛИ» подключены к шине сигнала ошибки. На чертеже представлена схема описываемого уст ройства. Устройство содержит импульсно-потенциальный регистр 1, эмиттерный повторитель 2, дифференцирующую цепь 8, схемы запрета 4 и 5, сумматор 6 по модулю два, схемы «И» 7 и 8 и схему

«ИЛИ» 9, декодирующий преобразователь 10, входные 11 и выходные 12 шины.

Устройство позволяет обнаружить ошибки при проверке следующей закономерности работы регистра: число единиц, записанное в нем после каждой операции сдвига, либо сохраняется, либо увеличивается на единицу (при последовательном вводе информации), либо уменьшается на единицу. В случае параллельного ввода информации число единиц после каждого такта может только уменьшаться на

10 единицу.

В качестве контролируемого регистра взят ооычный импульсно-потенциальный регистр 1 на статических тр иггер ах.

Декодирующий преобразователь 10 в целях максимального упрощения реализован в виде ц||фровых управляемых сопротивлений. Принцип действия такого преобразователя заключается в том, что если к каждому из весовых сопротивлений подключен генератор напряже20 ния с выходным сопротивлением, равным нулю, и с напряжением Ов или т св в зависимости от значения соответствующего разряда, то выходное напряжение преобразователя 10 всегда будет пропорционально взвешенной

25 с мме входных сигналов

n — |

gl уi Х| о 1вых — 1о в

1у о

23М11Ь где л, — зна-1енпе I-го разряд1; У1 -- прово имость в.сового сопрогииления I-гo входа 111)i образователя.

Б схеме роль ключей, переключающих входы преобразователя 10 с напряжением Ов на напряжение Ъ ов, выполняют сами триггеры регистра 1. Так как триггеры не являются идеальными генераторами напряжения за ."чет конечности выходного сопротивления, и кроме того, выходные напряжения всех триггеров имеют некоторый разброс, то в результате этого точность такого преобразователя оказывается невысокой — 6U,„„=0,01 — 0,01", где

hU, относительная погрешность II»»xoziioro напряжения.

Сравнительно низкая точность декодирующего преобразователя вполне оправдывается простотой реализации и отсутствием жестких требований на весовые сопротивления Rp.

С целью избежания запрета сигналов, вызьанных многократными ошибками в регистре 1, схемы «1I» 7 и 8 можно заменить схемами сравнения, пороговые уровни которых управляются сигналами Zl u Zg так, что при отсутствии порогового уровня напряжения U р — — 0, а при наличии напряжения U „,р — — 1,5 = —, и где Up — опорное напряжение; n — число разрядов регистра.

Для случая параллельного ввода информации запрещающий вход очевидно не нужен, так как положительных импульсов с выхода дифференцирующей цепи при правильно11 работе гакого регистра быть не должно.

Число разрядов регистра 1, которое можно контролировать с помощью одного декодируюшего преобразователя 10 из условия надежного срабатывания схем «И» 7, составляет 15—

20 разрядов.

Выход декодирующсго преобразователя 10 нaiã lðl ó æ åeí H нHа кKа сeiк а д с e б оoльшим входным сопротивлением и малой входной емкостью (эмиттерный повторитель 2). Змиттерный повторитель позволяет получать коэффициент передачи преобразователя 10 около единицы и в 1О же время не снижает быстрод IlerIIIIÿ схемы контроля.

Д3;Iee Выходное наIIÂIlæсние эми 1терного

iloI31opIIrеля дифференцируя ется цепью 8 и по5 с1упает на две схемы запрета 4 и 5. ПолоrIHтельные импульсы поступают на схему запрета 5, а отрицательные — на схему запрета 4.

С выхода схем запрета сигналы поступают на схему «ИЛИ» 9, на выходе которой появ10 ляется сигнал ошибки.

Запрещающие потенциалы снимаются с двухвходовых схем «И» 7 и 8. На входы схем

«И» 7 подаются сигналы со входа регистра 1 и сигнал с выхода сумматора б, а на входы

15 схемы «И» 8 подаются сигнал с выхода регистра и с выхода того же сумматора б, Входами сумматора по модулю два являются вход и выход контролируемого регистра.

Задержка запрещающих сигналов Z, и Zq

20 на длительность дифференцированных импульсоВ происходит за счет естесгвенной задержки в схеме сумматора б и схемах «Il» 7 и 8.

Предмет изобретен ия

25 Устройство для обнаружения ошибок в регистре сдвига, выполненное на импульсно-потенциальных элементах, содержащее регистр сдвига, поразрядные выходы которого через декодирующий преобразователь подключены

30 к эмиттерному повторителю, отличающееся

rc»I, что, с целью повышения эффективности контроля, оно содержит сумматор по модулю два, логические схемы «И», «ИЛИ», дифференцирующую цепь, две схемы запрета, при35 чем первые входы первой схемы «II» и сумматора подключены к соогветстну1ощей входной шине регистра, второй вход сумматора подклю1ен к первому входу второй схемы «И» и к соответствующей выходной шине регистра, а

4О выход сумматора подключен ко вторым входам указанных схем «И», выходы которых подключены к запрещающим входам первой и второй схем запрета соответственно, причем вторые входы последних обьединены и под45 ключены к дифференцирующей цепи, а выходы схем запрета через схему «ИЛИ» подкл1очены и шине сигнала ошибки, 239668

Редактор Е. В. Семанова

Типография, пр. Сапунова, 2

Ij

1

1 дхо

Tg<

Составитель Е. Максимов

Техред А. А. Камышникова Корректор В. Н. Орлова

Заказ 16Ыу! 7 Тираж 480 Подписное

111-1И11ПИ Комитета по делам изоорегеии1: и открыгий ири Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

I ! о 1 ! !