Логический блок арифметического устройства

 

° с. аюзов

Ьсесееэ мал

ИьтВЙФЯОтФ1н мчФэтНМВ

О П М" ."Я. Н И Е

ИЗОБРЕТЕН ИЯ

24И08

Союз Советских

Социалистических

Рвсптблик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

Кл. 42m>, 7/00

Заявлено 08. I I.1968 (№ 1216387j18-24) с присоединением заявки ¹

Приоритет

Опубликовано 01 IV.1969. Бюллетень ¹ 13

Дата опубликования описания 12.V111.1969

Комнтет по делам изооретений и открытий при Совете Министров

СССР

МПК С 06f

УДК 681.325.5(088.8) Лвтор изобретения

Ю. Я. Шапинский

Московский физико-технический институт

Заявитель

ЛОГИЧЕСКИЙ БЛОК АРИФМЕТИЧЕСКОГО УСТРОИСТВА

Предлагаемый логический блок, предназначенный для выполнения логических операций над и-разрядными кодами, может найти применение в арифметических устройствах ЛУ цифровых вычислительных машин ЦВМ.

Известные арифметические устройства содержат входной и промежуточный регистры, два регистра сумм, два регистра переносов, двухвходовой и трехвходовой суммирующие элементы, регистр операций, усилители, управляющие диодными суммирующими элементами и вентилями передачи содержимого входного регистра иа промежуточный. Эта часть ЛУ выполняет арифметические и логические операции. Однако время выполнения логических операций в известных устройствах велико, что уменьшает быстродействие ЦВМ.

Кроме того, сложность алгоритма усложняет и логические связи цепей управления логическими операциями.

Цель предлагаемого изобретения — повысить быстродействие и расширить функциональные возможности устройства, упростив логические связи и уменьшив оборудование той части ЛУ, которая выполняет логические операции.

Для этого нулевой выход одного парафазного усилителя подключен в каждом разряде ко входу вентилей суммы суммирующего элемента, кроме связанных с единичным выходом одного из регистров переносов. Единичные выхсды промежуточного регистра и одного из регистров сумм каждого разряда, а также единичный выход другого парафазного усилителя ерез вентиль подключены ко входу соответствующего разряда второго регистра сумм.

Единичный выход усилителя, управляющего сдвигом влево, через вентиль подключен ко входу усилителей, выходы которых связаны с

10 вентилями выдачи прямым и обратным кодом, а нулевой выход его и единичные выходы последних через вентиль подключены к усилителю, нулевой выход которого связан с вентилями переносов суммирующего элемента.

15 Связь диодного суммирующего элемента с управляющими усилителями заключается в том, что входы вентилей сумм этого элемента, не соединенные с единичным выходом второго регистра суммы РС2, дополнительно подклю20 чены к усилителю, запрещающему работу указанных вентилей при операции логического умножения.

Эта связь и новый вентиль обеспечивают

2S выполнение диодным суммирующим элементом функций полного сумматора и так называемого логического сумматора, работа которого иллюстрируется таблицей, где представлены задаваемые коды А и Б и результаты логичеЗО ских операций, 241108

Таблица

Результат операции поразрядного сложения по модулю два

Б логического умножения наложения

0

1 10

1,. 0

Предлагаемое устройство выполняет логические операции. Оно получает команды и операнды из других устройств и выполняет одноадресные команды. Поэтому в качестве одного из операндов используется результат предыдущей операции, хранящийся на его регистрах.

Предлагаемое устройство (см. чертеж) содержит шесть и-разрядных регистров (регистры сумм PCI и РС2, регистры переносов РПI и PII2, входной регистр ВР, промежуточный регистр ПР); парафазные усилители У> — У», диодные вентили  — В, суммирующие элементы Х и Хв (в состав последнего входят вентили образования сумм Ва, В4, В„, Ва и схема образования переносов 22); схему управления сдвигом 23.

Все усилители и регистры устройства — тактированные. Усилители У вЂ” У, Уде — У в и регистры PCI, РПI и ВР подключены к одной фазе генератора тактовой частоты, а усилители

У6 — У9 и регистры РС2, РП2 и ПР— к другой (связи на чертеже не показаны) .

Устройство начинает выполнение операций ло сигналу СНОП (сигналу начала операции), который вырабатывается специальной схемой (на чертеже не показана).

Входной регистр BP предназначен для приема операндов из других стоек ЦВМ. Нулевые выходы каждого разряда регистра BP и единичный выход усилителя У,ь который разрешает выдачу содержимого BP обратным кодом, через вентиль В подключены ко входам соответствующих разрядов регистра ПР. По этой цепи содержимое регистра BP передается на регистр ПР обратным кодом. Единичные выходы каждого разряда регистра BP и единичный выход усилителя У, который разрешает выдачу содержимого BP прямым кодом, через вентиль В, также подключены к соответствующим входам регистра ПР. По этой цепи содержимое регистра BP передается на регистр ПР прямым кодом.

Регистры РСI и РПI, РС2 и РП2 и диодные суммирующие элементы Хч и Хя образуют сумматор устройства, на котором могут выполняться арифметические и логические операции.

Каждый i-ый разряд регистров РСI и РПI через диодный суммирующий элемент 2;>, осуществляющий приведение кодов регистров

РСI и РПI к однорядному, подключен ко входам 1-го разряда регистра РС2 и (i+1)-го разряда регистра РП2. Каждый 1-ый разряд регистра PCI связан также со входом (— 1) -го разряда регистра РС2 через вентиль В т, второй вход которых подключен к единичному выходу усилителя Упь управляющего сдвигом кодов вправо на сумматоре.

Каждый i-ый разряд регистров РП2, РС2 и

ПР через диодный суммирующий элемент Хе подключен ко входу i-ro разряда регистра PCI и (i+1)-го разряда регистра РПI.

Часть сумматора 2 (схема 22), которая вырабатывает перенос и передает его в (1+1)-ый разряд РПI, подключена к нулевому выходу усилителя У>, запрещающего переносы при обращении кода на сумматоре и при операциях логического умножения, наложения и поразрядного сложения по модулю два.

Часть сумматора Х, образующая сумму, состоит из диодных вентилей Вз, В4, В>, В6. Вентили В> и В4 имеют по одному дополнительному входу, который подключен к нулевому выходу усилителя Ут, находящегося в единичном состоянии при операциях логического умножения и сдвига кода на сумматоре. При других операциях нулевой выход усилителя У, разрешает работу вентилей В> и В4 в качестве вентилей обычного полного сумматора. В этом случае на регистрах РСI и РПI образуется сумма и перенос соответствующих разрядов регистров РС2, РП2 и ПР, а на регистрах РС2 и РП2 — сумма и переносы соответствующих разрядов регистров РСI и РПI. При отсутствии кода на регистре ПР осуществляется приведение кода двух пар регистров к однорядному и динамическое хранение приведенного кода. Код на сумматоре хранится сколь угодно долго. Гасят код на сумматоре обычным путем, поэтому цепи гашения на чертеже не показаны.

Единичный выход каждого i-го разряда регистра РС2 и ПР и единичный выход усилителя У6, находящегося в единичном состоянии при операциях логического умножения и наложения, дополнительно подключен ко входу

i-ro разряда регистра РСI.

Регистр операций PO состоит из усилителей

У вЂ” У.-, которые устанавливаются в единичное состояние при одной или нескольких операциях. Усилитель У устанавливается в единичное состояние перед началом операций логического умножения и наложения, Уз — перед началом операций логического умножения, У4— перед началом операции сдвига кода на сумм.аторе, У< †пер началом операции считывания кода на сумматоре и при любой логической операции.

Единичные выходы усилителей Уя, Уз, У5 единичный выход усилителя У> через вентили

Вщ, Biг, B>-, подключены ко входам усилителей

У<, У-„У9, управляющих диодным суммирующим элементом Х и вентилем В,. Вход усилителя У, через вентиль Ва подключен к схеме. которая вырабатывает сигнал начала операции СНОП. Единичный выход усилителя У.через вентиль В о подключен ко входу усилителя Ут, разрешающего выдачу -содержимого регистра BP на регистр ПР прямым кодом, 24110S

15 го гз

Единичный выход усилителя У6 и нулеь: ii i: ход усилителя У, через вентиль В, подклю;сны ко входу усилителя У6 и осуществляют запоминание единичного состояния этого усилителя до прихода следующего сигнала СНОП.

Единичный выход усилителя У и нулевые выходы усилителей У и У4 через вентиль В„ подключены ко входу усилителя У и осуществляют запоминание единичного состояния или запрещают это запоминание при операции сдвига кода на сумматоре. Единичный выход усилителя У, через вентили В», В, подключен ко входам усилителей У7, У8 и дополнительно подключен к схеме управления 28, которая управляет усилителем У, через вентиль В„и усилителем У.о через вентиль В 7. Единичный выход усили геля У8 через вентили В» и В„ подключен ко входам усилителей У» и У,, а его нулевой выход через вентиль В» подключен ко входу усилителя У,, который запрещает работу вентиля В 6 при операции сдвига кода на сумматоре.

Работает устройство следующим образом.

Перед началом логической операции устройство получает из других стоек ЦВМ операнд и код операции. Код операции устанавливаст в единичное состояние один или несколько усилителей регистра PO. После этого вырабатывается сигнал начала операции СНОП и передается в устройство. По сигналу СНОП переходят в единичное состояние усилители У, и

У 12.

Усилитель У, разрешает выдачу содержимого BP на ПР прямым кодом. В это время на сумматоре динамически хранится результат предыдущей опер а цпи. Усилитель У, р аз решает переход в единичное состояние усилителя У>, нулевой выход которого запретит образование переносов на 2..

В случае выполнения операции логического умножения дополнительно перейдут в единичное состояние усилители У, и У7. Последний своим нулевым выходом запретит работу вентилей В, В„, а усилитель У„своим единичным выходом разрешает работу вентиля В,.

В случае выполнения операции наложения в единичное состояние (кроме усилителя Уо) перехсдит усилитель У„, который также разрешает работу вентиля В>. Усилитель У-, останется в нулевом состоянии и своим нулевым выходом разрешит работу вентилей Вз, В диодного суммирующего элемента Z>. Через

0,5 такта после срабатывания усилителя У, на регистре РС1 получают результат операции.

Перед началом операции сдвига кода на сумматоре устройство получает из других стоек ЦВМ код операции и код, указывающий на величину и направление сдвига. Операндом для этой операции служит результат предыдущей операции. После этого вырабатывается сигнал СНОП, и по этому сигналу устанавливается в единичное состояние усилитель У,.

Схема управления сдвигом 28 определяет направление сдвига.

При сдвиге вправо схема переводит в единичное состояние усилитель У», который управляет вентилем сдвига кодов вправо В».

Одновременно с работой усилителя У» цепи гашения запрещают работу диодного суммирующего элемента Х,.

В случае сдвига влево схема управления сдвигом 28 устанавливает в единичное состояние усилитель У8. Последний разрешает работу усилителей У„н У,, которые одновременно открывают вентили В> н В передачи содержимого регистра BP на регистр ПР обратным и прямым кодом. При этом на регистре ПР оказываются единицы во всех разрядах. Нулевой выход усилителя У запрещает переход в единичное состояние усилителя У9, и последний также нулевым выходом разрешит работу части сумматора Х, которая образует переносы (схемы 22). Усилители У,, У„, У» разрешают срабатывание усилителя У,, который своим пулевым выходом запретит работу вентилей Вз, В4. В результате на регистре РП1 оказывается код регистра РС2, сдвинутый влево на один разряд, усилители У8 и У,о поддерживаются в единичном состоянии столько тактов, на сколько разрядов необходимо сдвинуть код. При необходимости окончить операцик схема управления сдвигом 23 сбрасывает в куль усилители У и У».

Предмет изобретения

Логический блок арифметического устрой ства, содержащий регистры сумм, переносов, промежуточный и входной регистры, суммирующие элементы, цепи сдвига и передачи прямым и обратным кодом, регистр операций, вентили и парафазные усилители, огличаюи ийся тем, что, с целью повышения быстродействия и сокращения оборудования, а также расширения функциональных возможностей блока, в нем нулевой выход одного парафазного усилителя годключен в каждом разряде ко входу вентилей суммы суммирующего элемента, кроме связанных с единичным выходом одного из регистров переносов, а единичные выходы промежуточного регистра и одного из регистров сумм каждого разряда, а также единичный выход другого парафазного усилителя через вентиль подключены ко входу соответствующего разряда второго регистра сумм; причем единичный выход усилителя, управляющего сдвигом влево, через вентиль подключен ко входу усилителей, выходы которых связаны с вентилями выдачи прямым и обратным кодом, а нулевой выход его и единичные выходы последних через вентиль подключены к усилителю, нулевой выход которого связан с вентилями переносов суммирующего элемента.

241108

Составитель Л. В. Скобелева

Тскред T. П. Курилко

Корректор Е. Н. Миронова

Редактор Т. 3. Орловская

Типография, пр. Сапунова, 2

Заказ !857/17 Тираж 480 Подписное !.(Н1!И1!И Ко:, н-,ете по делам изобретений н открытий при Совете Ми истров СССР

Москва, Центр, пр. Серова, д, 4