Логический преобразователь

Изобретение относится к вычислительной технике. Технический результат - повышение быстродействия при сохранении аппаратурного состава и функциональных возможностей прототипа. Для этого предложен логический преобразователь, предназначенный для реализации любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический преобразователь содержит восемь мажоритарных элементов (11, …, 18), а максимальное время задержки распространения сигнала в нем равно 4×ΔtM, где ΔtМ - время задержки мажоритарного элемента. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2542895, кл. G06F 7/57, 2015 г.), который содержит восемь мажоритарных элементов и с помощью константной настройки реализует любую из простых симметричных булевых функций τ12n-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=5.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением 6×ΔtM, где ΔtM есть время задержки мажоритарного элемента.

Техническим результатом изобретения является повышение быстродействия при сохранении аппаратурного состава и функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем восемь мажоритарных элементов, выходы i-го (), восьмого мажоритарных элементов и объединенные первые входы первого, второго, пятого, шестого мажоритарных элементов подключены соответственно к второму входу (i+1)-го, третьему входу шестого мажоритарных элементов и первому настроечному входу логического преобразователя, первый, второй и третий информационные входы которого соединены соответственно с вторым, третьим входами первого и третьим входом второго мажоритарных элементов, особенность заключается в том, что выходы пятого, шестого и седьмого мажоритарных элементов соединены соответственно с третьими входами третьего, четвертого и вторым входом шестого мажоритарных элементов, а j-й () вход седьмого, j-й вход восьмого и m-й () вход пятого мажоритарных элементов подключены соответственно к j-му, (j+2)-му и (m+2)-му информационным входам логического преобразователя, первый, второй настроечные входы и выход которого соединены соответственно с первыми входами четвертого, третьего и выходом четвертого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 11, …, 18, причем выходы элементов 1i (), 1r () и 17, 18 соединены соответственно с вторым входом элемента 1i+1, третьим входом элемента 1r-2 и вторым, третьим входами элемента 16, а m-е () входы элементов 11, 15, j-е () входы элементов 17, 18, третий вход элемента 12 и первый вход элемента 13 подключены соответственно к (m-1)-му, (m+2)-му, j-му, (j+2)-му, третьему информационным и второму настроечному входам логического преобразователя, выход и первый настроечный вход которого соединены соответственно с выходом элемента 14 объединенными первыми входами элементов 11, 12, 14, 15, 16.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы ƒ1, ƒ2 ∈ {0, 1} константной настройки. На его первый, …, пятый информационные входы подаются соответственно подлежащие обработке двоичные сигналы xl, …, x5 ∈ {0, 1}. На выходе мажоритарного элемента 1k () имеем Maj(ak1, ak2, ak3)=ak1ak2ak1ak3ak2ak3, где ak1, ak2, ak3 и ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 14 определяется выражением

в котором (). Таким образом, на выходе предлагаемого преобразователя получим

где τ1, τ2, τ4, τ5 есть простые симметричные булевы функции пяти аргументов х1, …, х5 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974). При этом указанный преобразователь содержит восемь мажоритарных элементов, а максимальное время задержки распространения в нем сигнала равно 4×ΔtM, где ΔtM - время задержки мажоритарного элемента.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью константной настройки реализует любую из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=5, имеет аппаратурный состав прототипа и обладает более высоким по сравнению с ним быстродействием.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий восемь мажоритарных элементов, причем выходы i-го , восьмого мажоритарных элементов и объединенные первые входы первого, второго, пятого, шестого мажоритарных элементов подключены соответственно к второму входу (i+1)-го, третьему входу шестого мажоритарных элементов и первому настроечному входу логического преобразователя, первый, второй и третий информационные входы которого соединены соответственно с вторым, третьим входами первого и третьим входом второго мажоритарных элементов, отличающийся тем, что выходы пятого, шестого и седьмого мажоритарных элементов соединены соответственно с третьими входами третьего, четвертого и вторым входом шестого мажоритарных элементов, а j-й вход седьмого, j-й вход восьмого и m-й вход пятого мажоритарных элементов подключены соответственно к j-му, (j+2)-му и (m+2)-му информационным входам логического преобразователя, первый, второй настроечные входы и выход которого соединены соответственно с первыми входами четвертого, третьего и выходом четвертого мажоритарных элементов.



 

Похожие патенты:

Изобретение относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначено для создания устройств троичной арифметики.

Изобретение относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначено для создания троичного множительного устройства.

Изобретение относится к цифровой вычислительной технике и может найти применение для аппаратной реализации вычисления функций. Технический результат заключается в расширении арсенала средств для вычисления функциональных зависимостей.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в цифровых синтезаторах частот широкополосных систем связи.

Изобретение относится к генераторам случайных чисел (ГСЧ) и может быть использовано для генерации случайных цифровых последовательностей в различной радиоизмерительной аппаратуре и системах тестирования каналов обмена информацией, датчиков случайных чисел, средств криптографической защиты информации.

Изобретение относится к логическим преобразователям. Технический результат заключается в расширении арсенала технических средств для реализации простых симметричных булевых функций.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Технический результат заключается в упрощении устройства за счет уменьшения числа типов используемых элементов и цены по Квайну.

Изобретение относится к области распознавания жестов. Техническим результатом является расширения арсенала средств распознавания жестов для управления электронным устройством.

Группа изобретений относится к области вычислительной техники и может быть использована в процессорных устройствах ЭВМ и устройствах цифровой автоматики. Техническим результатом является повышение быстродействия выполнения операции сложения и расширение функциональных возможностей устройства за счет выполнения операций логического сложения и логического умножения при минимальных затратах оборудования.

Изобретение относится к области использования верифицированных пользователем данных. Технический результат – повышение точности извлечения информации из текстов на естественном языке и обеспечение пользователю возможности верифицировать достоверность извлекаемых данных.

Изобретение относится к вычислительной технике, в частности к способам хранения данных, и может быть использовано в системе управления базами данных (СУБД). Технический результат заключается в повышении производительности СУБД за счет хранения дельт записи вместе с записью. Способ организации хранения исторических дельт записей, в котором формируют, по меньшей мере, одну запись базы данных, которая содержит данные и заголовок; сохраняют сформированную выше, по меньшей мере, одну запись в странично-организованный файл на запоминающем устройстве, в котором каждая страница данных содержит заголовок и область данных для хранения записей; осуществляют модификацию, по меньшей мере, одной записи на странице на запоминающем устройстве; определяют дельту записи, достаточную для восстановления состояния записи до модификации; добавляют определенную на предыдущем шаге дельту записи в упорядоченный набор дельт записи, который хранится как часть записи. 6 з.п. ф-лы, 6 ил., 3 табл.
Изобретение относятся к области сельского хозяйства. Агротехнический комплекс включает как минимум один наземный агрегат, предназначенный для активного и/или пассивного видеомониторинга стеблевой части растений, а также беспилотный летательный аппарат, предназначенный для активного и/или пассивного аэровидеомониторинга поля, и связанные с ними посредством радиосвязи или также с использованием внешней сети напрямую с каждым или опосредовано через упомянутые аппарат либо агрегат компьютер либо монитор, на которые передается соответствующая мониторингу растений и поля информация. При этом упомянутый агрегат включает как минимум одного способного перемещаться по поверхности земли наземного робота, при этом робот предназначен для активного и/или пассивного видеомониторинга корневой системы растений, для чего робот включает рабочий орган, выполненный с возможностью вынимания корневой системы растения из земли. Изобретение позволяет снизить трудозатраты на получение образцов растений и почвы, обеспечивает дистанционный автоматический анализ почвы по выбранным зонам поля. 16 з.п. ф-лы.

Группа изобретений относится к датчикам влажности для транспортных средств. Технический результат – создание точного виртуального датчика влажности. Для этого предложен способ использования оцененной влажности окружающей среды в транспортном средстве, содержащий этапы, на которых: настраивают компонент силовой передачи двигателя в ответ на барометрическое давление и оцененную влажность окружающей среды, причем оцененная влажность окружающей среды основана на каждом из местоположения транспортного средства в регионе, текущего времени дня и/или года, температуры окружающей среды и данных по региону для текущего времени дня и/или года, сохраненных в памяти контроллера; определяют различия между измеренной влажностью и оцененной влажностью; обновляют параметры оценки, используемые для оценки оцененной влажности на основе определенной разницы; и загружают обновленные параметры оценки и полученные данные влажности на сервер облачной среды. 3 н. и 16 з.п. ф-лы, 11 ил., 1 табл.

Изобретение относится к цифровой вычислительной технике и может найти применение для аппаратной реализации. Технический результат заключается в расширении класса реализуемых функций. Функциональный преобразователь содержит пять сумматоров-вычитателей, три регистра, блок анализа, блок управления, по четыре входа и выхода (по числу аргументов и функций от них), при этом выход первого сумматора-вычитателя связан с блоком анализа, выходы которого - с блоком управления и входами режима работы сумматоров-вычитателей и регистров. 1 ил.

Изобретение относится к вычислительной технике. Технический результат - повышение быстродействия при сохранении аппаратурного состава и функциональных возможностей прототипа. Для этого предложен логический преобразователь, предназначенный для реализации любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический преобразователь содержит восемь мажоритарных элементов, а максимальное время задержки распространения сигнала в нем равно 4×ΔtM, где ΔtМ - время задержки мажоритарного элемента. 1 ил.

Наверх