Мажоритарный модуль

Изобретение относится к области вычислительной техники. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации. Технический результат заключается в упрощении схемы мажоритарного модуля при сохранении элементного базиса и функциональных возможностей мажоритарного модуля. Технический результат достигается за счет мажоритарного модуля, который содержит пять элементов ИЛИ (11, …, 15) и пять элементов И (21, …, 25). 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (патент РФ 2249844, кл. G06F 7/38, 2005 г.; патент РФ 2542920, кл. G06F 7/57, 2015 г.), которые реализуют мажоритарную функцию Maj(х123)=x1x2∨x1x3∨х2х3 трех аргументов - входных двоичных сигналов х123 ∈ {0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся наличие в их аппаратурном составе мажоритарных элементов и ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции пяти аргументов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 52287, кл. Н03K 19/23, 2006 г.), который содержит элементы И, элементы ИЛИ и реализует мажоритарную функцию пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 23.

Техническим результатом изобретения является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну при сохранении элементного базиса и функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем пять элементов И и пять элементов ИЛИ, особенность заключается в том, что первый, второй входы пятого и первый, второй входы i-го элементов И соединены соответственно с выходами третьего, пятого и первым, вторым входами i-го элементов ИЛИ, первый, второй входы третьего и первый, второй входы четвертого элементов И подключены соответственно к выходам четвертых элементов И, ИЛИ и выходам первого, второго элементов ИЛИ, первый, второй входы четвертого и первый вход пятого элементов ИЛИ соединены соответственно с выходами первого, второго и третьего элементов И, а первый, второй входы j-го и выход пятого элементов И подключены соответственно к (2×j-1)-му, (2×j)-му входам и выходу мажоритарного модуля, пятый вход которого соединен с вторым входом пятого элемента ИЛИ.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы ИЛИ 11, …, 15 и элементы И 21, …, 25, причем первый, второй входы элемента 25 и первый, второй входы элемента 2i соединены соответственно с выходами элементов 13, 15 и первым, вторым входами элемента 1i, первый, второй входы элемента 23 и первый, второй входы элемента 24 подключены соответственно к выходам элементов 24, 14 и 11, 12, первый, второй входы элемента 14 и первый вход элемента 15 соединены соответственно с выходами элементов 21, 22 и 23, а первый, второй входы элемента 2j и выход элемента 25 подключены соответственно к (2×j-1)-му, (2×j)-му входам и выходу мажоритарного модуля, пятый вход которого соединен с вторым входом элемента 15.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, пятый входы подаются соответственно двоичные сигналы x1, …, x5 ∈ {0,1}. В представленной ниже таблице приведены значения выходного сигнала Z предлагаемого мажоритарного модуля при всех возможных наборах значений сигналов х1, …, х5.

Согласно данных, приведенных в таблице, имеем

где Maj(x1, …, x5) есть мажоритарная функция пяти аргументов х1, …, х5. При этом цена по Квайну схемы предлагаемого модуля равна 20.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль построен в элементном базисе прототипа, реализует мажоритарную функцию пяти аргументов - входных двоичных сигналов и за счет меньшей цены по Квайну схема предлагаемого мажоритарного модуля проще схемы прототипа.

Мажоритарный модуль, содержащий пять элементов И и пять элементов ИЛИ, отличающийся тем, что первый, второй входы пятого и первый, второй входы i-го элементов И соединены соответственно с выходами третьего, пятого и первым, вторым входами i-го элементов ИЛИ, первый, второй входы третьего и первый, второй входы четвертого элементов И подключены соответственно к выходам четвертых элементов И, ИЛИ и выходам первого, второго элементов ИЛИ, первый, второй входы четвертого и первый вход пятого элементов ИЛИ соединены соответственно с выходами первого, второго и третьего элементов И, а первый, второй входы j-го и выход пятого элементов И подключены соответственно к (2×j-1)-му, (2×j)-му входам и выходу мажоритарного модуля, пятый вход которого соединен со вторым входом пятого элемента ИЛИ.



 

Похожие патенты:

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении параллельной реализации простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же пяти аргументов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов - и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Технический результат: уменьшение аппаратных затрат при сохранении элементного базиса.

Устройство относится к вычислительной технике, предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к вычислительной технике и может быть использовано как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат.

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом является упрощение распознавания отношений А>В, А=В, А<В, где А, В есть четырехразрядные двоичные числа, и уменьшение количества элементов аппаратурного состава.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ0,5×n-1, τ0,5×n, τ0,5×n+1, τ0,5×n+2, зависящих от n аргументов - входных двоичных сигналов, при n=6.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении параллельной реализации простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же пяти аргументов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов - и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей логического модуля за счет обеспечения реализации любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=7.

Изобретение относится к области цифровой схемотехники, автоматики и промышленной электроники и может быть использовано в блоках вычислительной техники, сумматорах, арифметико-логических устройствах.

Изобретение относится к области преобразования двоичной информации при ее хранении и передаче. Техническим результатом является обеспечение многопоточной обработки информации для ее последующей передачи и хранения.

Изобретение относится в вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ0,5×n-1,5, τ0,5×n-0,5, τ0,5×n+1,5, τ0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=7. Логический преобразователь содержит восемь мажоритарных элементов, которые имеют по три входа, причем выходы r-го, пятого и седьмого мажоритарных элементов соединены соответственно с вторыми входами (r+1)-го, шестого и восьмого мажоритарных элементов, дополнительно введены двенадцать аналогичных упомянутым мажоритарных элементов, выходы второго, четвертого, m-го, (m+5)-го, (m+8)-го и девятнадцатого мажоритарных элементов соединены соответственно с вторыми входами тринадцатого, пятого, (m+1)-го, (m+6)-го, (m+9)-го и двадцатого мажоритарных элементов, выходы восьмого, десятого, (m+3)-го, пятнадцатого, восемнадцатого и двадцатого мажоритарных элементов подключены соответственно к третьим входам тринадцатого, пятого, (6×m-44)-го, шестого, пятнадцатого и восемнадцатого мажоритарных элементов, а первые входы r-го, (r+6)-го, восемнадцатого мажоритарных элементов и выход шестого мажоритарного элемента соединены соответственно с третьим настроечным входом и выходом логического преобразователя, первый и второй настроечные входы которого подключены соответственно к первым входам четвертого, десятого, (m+5)-го, (m+8)-го, (m+11)-го мажоритарных элементов и первым входам (m-3)-го, пятнадцатого мажоритарных элементов. 1 ил.
Наверх