Мажоритарный модуль

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов - и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации. Технический результат заключается в уменьшении аппаратурных затрат при сохранении функциональных возможностей и элементного базиса мажоритарного модуля. Технический результат достигается за счет мажоритарного модуля, который содержит двенадцать элементов «2И» (1₁, …, 1₁₂) и двенадцать элементов «2ИЛИ» (2₁, …, 2₁₂). 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (см., например, рис. 5.3 на стр. 144 в книге Гутников B.C. Интегральная электроника в измерительных устройствах. - 2-е изд., перераб. и доп. - Л.: Энергоатомиздат. Ленингр. отд-ние, 1988 г.), которые реализуют мажоритарную функцию трех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции семи аргументов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2619197, кл. G06F 7/00, 2017 г.), который содержит элементы «2И», «2ИЛИ» и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит двенадцать элементов «2И» и тринадцать элементов «2ИЛИ».

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и элементного базиса прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем двенадцать элементов «2И» и двенадцать элементов «2ИЛИ», особенность заключается в том, что первый, второй входы i-го и первый, второй входы двенадцатого элементов «2ИЛИ» соединены соответственно с первым, вторым входами i-го элемента «2И» и выходами одиннадцатого элемента «2ИЛИ», двенадцатого элемента «2И», первый, второй входы четвертого и первый, второй входы шестого элементов «2ИЛИ» подключены соответственно к выходам первого, второго элементов «2И» и выходам второго, третьего элементов «2ИЛИ», первый, второй входы пятого и первый, второй входы j-го элементов «2ИЛИ» соединены соответственно с выходами первого элемента «2ИЛИ», третьего элемента «2И» и выходами (j+[j/9]-3)-го элемента «2ИЛИ», (j+[j/9]-2)-го элемента «2И», первый, второй входы десятого и первый, второй входы одиннадцатого элементов «2ИЛИ» подключены соответственно к выходам четвертого, седьмого элементов «2И» и выходам десятого элемента «2ИЛИ», девятого элемента «2И», первый, второй входы десятого и первый, второй входы одиннадцатого элементов «2И» соединены соответственно с выходами восьмого, шестого элементов «2ИЛИ» и выходами девятого элемента «2ИЛИ», десятого элемента «2И», а первый, второй входы k-го и выход двенадцатого элементов «2ИЛИ» подключены соответственно к (2×k-1)-му, (2×k)-му входам и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом двенадцатого элемента «2И», подключенного первым входом к выходу одиннадцатого элемента «2И», при этом [ ] есть оператор выделения целой части.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы «2И» 1₁,…,1₁₂ и элементы «2ИЛИ» 2₁,…,2₁₂, причем первый, второй входы элемента 2_i и первый, второй входы элемента 2₁₂ соединены соответственно с первым, вторым входами элемента 1_i и выходами элементов 2₁₁, 1₁₂, первый, второй входы элемента 2₄ и первый, второй входы элемента 2₆ подключены соответственно к выходам элементов 1₁, 1₂ и 2₂, 2₃, первый, второй входы элемента 2₅ и первый, второй входы элемента 2_j соединены соответственно с выходами элементов 2₁, 1₃ и 2_j+[j/9]-3, 1_j+[j/9]-2, первый, второй входы элемента 2₁₀ и первый, второй входы элемента 2₁₁ подключены соответственно к выходам элементов 1₄, 1₇ и 2₁₀, 1₉, первый, второй входы элемента 1₁₀ и первый, второй входы элемента 1₁₁ соединены соответственно с выходами элементов 2₈, 2₆ и 2₉, 1₁₀, а первый, второй входы элемента 2k и выход элемента 2₁₂ подключены соответственно к (2×k-1)-му, (2×k)-му входам и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом элемента 1₁₂, подключенного первым входом к выходу элемента 1₁₁, при этом [ ] есть оператор выделения целой части.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, седьмой входы подаются соответственно двоичные сигналы х₁,…,х₇∈{0,l}. На выходе предлагаемого модуля получим

где и Maj(х₁,…,x₇) есть соответственно символы операций И, ИЛИ и мажоритарная функция семи аргументов х₁,…,х₇.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов - входных двоичных сигналов, построен в элементном базисе прототипа и обладает меньшими по сравнению с прототипом аппаратурными затратами.

Мажоритарный модуль, содержащий двенадцать элементов «2И» и двенадцать элементов «2ИЛИ», отличающийся тем, что первый, второй входы i-го и первый, второй входы двенадцатого элементов «2ИЛИ» соединены соответственно с первым, вторым входами i-го элемента «2И» и выходами одиннадцатого элемента «2ИЛИ», двенадцатого элемента «2И», первый, второй входы четвертого и первый, второй входы шестого элементов «2ИЛИ» подключены соответственно к выходам первого, второго элементов «2И» и выходам второго, третьего элементов «2ИЛИ», первый, второй входы пятого и первый, второй входы j-то элементов «2ИЛИ» соединены соответственно с выходами первого элемента «2ИЛИ», третьего элемента «2И» и выходами (j+[j/9]-3)-го элемента «2ИЛИ», (j+[j/9]-2)-го элемента «2И», первый, второй входы десятого и первый, второй входы одиннадцатого элементов «2ИЛИ» подключены соответственно к выходам четвертого, седьмого элементов «2И» и выходам десятого элемента «2ИЛИ», девятого элемента «2И», первый, второй входы десятого и первый, второй входы одиннадцатого элементов «2И» соединены соответственно с выходами восьмого, шестого элементов «2ИЛИ» и выходами девятого элемента «2ИЛИ», десятого элемента «2И», а первый, второй входы k-го и выход двенадцатого элементов «2ИЛИ» подключены соответственно к (2×k-1)-му, (2×k)-му входам и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом двенадцатого элемента «2И», подключенного первым входом к выходу одиннадцатого элемента «2И», при этом [] есть оператор выделения целой части.