Способ разделения интегральных схем по надежности

Изобретение относится к микроэлектронике, а именно к способам обеспечения качества и надежности интегральных схем, и может быть использовано как в процессе производства, так и на входном контроле на предприятиях-изготовителях. Сущность: на представительной выборке интегральных схем у каждой интегральной схемы измеряют информативный параметр при нормальной температуре при номинальном и критическом напряжениях питания до и после воздействия на каждую пару выводов «вход-выход» интегральной схемы 20 электростатическими разрядами обеих полярностей напряжением максимально допустимым по техническим условиям для данного типа интегральных схем. Определяют изменение информативного параметра путем вычисления разности значений параметра до и после воздействия 20 электростатическими разрядами. Вычисляют среднее арифметическое значение изменения информативного параметра при номинальном и критическом напряжениях питания. К потенциально ненадежным изделиям относят те интегральные схемы, для которых среднее значение изменения информативного параметра примерно в 4-5 раз больше минимального среднего значения изменения информативного параметра в выборке. Технический результат: снижение трудоемкости и времени испытаний. 3 табл.

 

Изобретение относится к микроэлектронике, а именно к способам обеспечения качества и надежности интегральных схем (ИС) как логических, так и аналоговых, и может быть использовано как в процессе производства, так и на входном контроле на предприятиях - изготовителях радиоэлектронной аппаратуры.

Известен способ выделения ИС повышенной надежности [патент РФ №2365930 G01R 31/26. Опубликован 27.08.2009] путем отбора ИС по относительному изменению критического напряжения питания (КНП) при нормальной и повышенной температуре. Недостатком способа является необходимость измерения КНП каждого образца ИС при повышенной температуре, что очень трудоемко.

Наиболее близким к предлагаемому и принятому за прототип является способ [патент РФ №2537104 G01R 31/26. Опубликован 27.12.2014], по которому КНП измеряют до и после электротермотренировки продолжительностью до 100 ч и после термического отжига в течение 4-10 часов при температуре, максимально допустимой для данного типа ИС, а разделение ИС по надежности проводят по оптимальному значению изменения КНП, рассчитанному по заданной формуле.

Недостатком способа является большая трудоемкость, обусловленная необходимостью измерения КНП каждого образца ИС после длительной электротермотренировки и термического отжига.

Изобретение направлено на снижение трудоемкости путем упрощения и снижение времени испытаний.

Предлагаемый способ основан на измерении электрических информативных параметров ИС при номинальном и критическом напряжении питания до и после воздействия 20-ю электростатическими разрядами (ЭСР) обеих полярностей напряжением, предельно допустимым по техническим условиям (ТУ) обеих полярностей на каждую пару выводов «вход-выход». Для выявления потенциально ненадежных изделий определяют изменение информативного параметра путем вычисления разность значений параметра до и после 20-и воздействий электростатических разрядов обеих полярностей, вычисляют среднее значение изменения информативного параметра при номинальном и критическом напряжении питания, определяют потенциально ненадежные изделия в представительной выборке ИС, для которых среднее значение изменения информативного параметра примерно в 4-5 раз больше минимального среднего значения в выборке.

Для проверки способа случайным образом было отобрано 10 ИС типа 1564ТЛ2 (6 триггеров Шмидта). У них были измерены значения КНП, а также электрические информативные параметры (выходное напряжение логического нуля UOL, логической единицы UOH, ток потребления) при номинальном и критическом напряжениях питания. Затем на каждую пару выводов «вход-выход» каждой ИС осуществлялись воздействия ЭСР потенциалом, максимально допустимым значением, указанном в технических условиях на ИС, по 20 воздействий обеих полярностей.

Как показали измерения, изменение значений КНП мало и не позволяет сделать заключение о стойкости ИС к ЭСР. Наиболее заметной и показательной являлась разность значений параметра UOL до и после воздействия 20-ти ЭСР при номинальном напряжении (табл. 1) и при критическом напряжении питания (табл. 2).

Из таблиц 1 и 2 видно, что при номинальном напряжении питания наибольшее изменение параметра UOL наблюдалось у схем №6 и №7, при критическом напряжении питания - у схем №2 и №6.

Из результатов испытаний видно, что для получения более точного прогноза нужно учитывать оба параметра, например, как усредненное значение, представленное в табл. 3

Показанные в табл.3 данные позволяют определить ИС №6 как потенциально менее стойкую к ЭСР. Для ИС №6 ΔUOL CP=1,05 мВ примерно в 5 раз выше минимального ΔUOL=0,2 мВ. Этот вывод подтвержден испытаниями ИС на надежность в течение 100 ч в режиме, указанном в ТУ при температуре, равной 125°С. ИС №6 имела параметрический отказ.

Способ обеспечивает существенное снижение времени испытания на выявление ненадежных ИС, отсуствуют длительные электротермотренировка и отжиг изделий. Время, необходимое на осуществление 20-и воздействия ЭСР на ИС во много раз меньше, чем длительность электротермотренировки и термического отжига. Достаточность воздействия ЭСР позволила упростить испытание выборки изделий и при этом получить достоверные данные по надежности ИС.

Способ разделения интегральных схем по надежности, заключающийся в измерении на представительной выборке интегральных схем информативного параметра до и после неразрушающего воздействия, отличающийся тем, что информативный параметр каждой интегральной схемы измеряют при нормальной температуре при номинальном и критическом напряжениях питания до и после воздействия на каждую пару выводов «вход-выход» интегральной схемы 20 электростатическими разрядами обеих полярностей напряжением, максимально допустимым по техническим условиям для данного типа интегральных схем, определяют изменение информативного параметра путем вычисления разности значений информативного параметра до и после воздействия 20 электростатическими разрядами, вычисляют среднее арифметическое значение изменения информативного параметра при номинальном и критическом напряжениях питания, и к потенциально ненадежным изделиям относят те интегральные схемы, для которых среднее значение изменения информативного параметра примерно в 4-5 раз больше минимального среднего значения изменения информативного параметра в выборке.



 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для обеспечения качества и надежности сверхбольших интегральных схем (СБИС). Сущность: измеряют критическое напряжение питания при нормальной и повышенной температуре.

Изобретение относится к повышению надежности и качества функционирования партии полупроводниковых монолитных и гибридных интегральных схем (ИС). Сущность: ИС подвергают искусственному старению, в результате которого происходит деградация параметров материалов и структуры ИС и изменение их информативных параметров.

Изобретение относится к области исследования радиационной стойкости полупроводниковых приборов (ППП) и интегральных схем, и в большей степени интегральных микросхем (ИМС) с последовательной и комбинационной обработкой логических сигналов. Сущность изобретения заключается в том, что путем сопоставления и конверсии различных данных по стойкости к дозовым эффектам при статическом или импульсном облучении на моделирующих установках (МУ), по стойкости к эффектам мощности дозы при импульсном облучении на МУ, по стойкости к воздействию эффектов мощности дозы ИЛИ при имитационном моделировании, по стойкости к низкоинтенсивному излучению факторов космического пространства (КП) и по данным спецификаций о динамических параметрах ППП и ИМС на основе общей концепции генерации критического заряда в чувствительном объеме νS, вызывающего эффекты SEU и SET в цифровых электронных схемах.

Изобретение относится к области микроэлектроники и может быть использовано для повышения качества электротермотренировки интегральных микросхем. Технический результат: повышение надежности микросхем.

Изобретение относится к области испытания объектов электронной техники, в частности предназначено для отбраковки образцов интегральных микросхем с аномально низкой радиационной стойкостью и надежностью. .

Изобретение относится к области микроэлектроники и может быть использовано для выделения из партии интегральных схем (ИС) схемы повышенной надежности. .

Изобретение относится к электронной технике. .

Изобретение относится к контрольноизмерительной технике и может быть использовано при производстве и контроле интегральных схем с диодной изоляцией в процессе испытаний на виброустойчивость и воздействие акустических шумов. .

Изобретение относится к вычислительной технике и может быть использовано для неразрушающего контроля качества объемных интегральных схем. .
Наверх