Цифровой регулятор

 

318"017

ОП И САНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республин

Зависимое от авт. свидетельства №

Заявлено 20.Ч1.1969 (№ 1338472/18-24) МПК G 05Ь 19/18

G 05b 11 40 с присоединением заявки №

Приоритет

Опубликовано 19.Х.1971. Бюллетень № 31

Дата опубликования описания 3.1.1972

Комитет па делам изобретений и открытий при Совете Министров

СССР

УДК 621 316 71 503 52 (088.8) Автор изобретения

Заявитель

Г. Г. Воробьев

Специальное конструкторское бюро по автом в нефтепереработке и нефтехимии

ЦИФРОВОЙ РЕГУЛЯТОР

Изобретение относится к устройствам автоматического цифрового регулирования, в частности к астатическим регуляторам, применяемым в системах автоматического регулирования технологических процессов, например, для непрерьввного смещения.

Известны цифровые регуляторы, содержащие программное устройство и датчик регулируемого параметра через элемент несовпадения, элемент «ИЛИ» и элемент временной задержки, соединенные с интегратором, подключенным к цифровому исполнительному устройству и к блок у выбора направления записи импульсов в интегратор.

Предлагаемый регулятор отличается тем, что он содержит второй интегратор, соединенный с исполнительным устройством, блок установки знака первого интегр атор а, два выхода которого связаны с исполнительным

-устройством, элементы «И — HE», «И» и

«ИЛИ», импульсный генератор, соединенный со счетчиком, каждый разряд которого через элемент «И» подключен к дополнительному элементу «ИЛИ», связанному:со вторым интегратором, вторые входы элементов «И» подключены к разрядам первого интегратора таким образом, что,старшему разряду счетчика, соответствует младший разряд интегратора, а все разряды .интегратора соединены со входом элемента «И вЂ” НЕ» через два элемента «И», подключенных к схеме установк .знака первого интегратора. При этом вторы входы последних элементов «И» связаны выходами блока выбора направления.запис

5 импульсов в первый интегратор.

Это повышает динамическую точность ре гулятор а.

На фиг. 1,приведена функциональная .схем ма предлагаемого регулятора, где обозначен

10 по: 1 —,программное устройство; 2 — датчи регулируемого параметра; 8 — элемент несо впадения на два входа, предназначенный дл исключения фазового, совпадения импульсо программы и датчика; 4 — логический эле

15 мент «ИЛИ» для совмещения импульсов inpo

rpаммы и датчика; 5 — пер вый интегратор, формирующий интегральную составляющу регулирующего воздействия; б — элемент вре менной задержки; 7 — блок выбора направ

20 ления записи .импульсов в первый интеграто

8 —:импульсный генератор; 9 — счетчик; 10++ логические элементы «И» на два входа; 11 — логический элемент «ИЛИ»; 12 — логически т элемент «И — НЕ»; 13 — логические схем r

25 «И» на два входа; 14 — блок установки энка первого интегратора (одновременно устнавливающий направление записи второг интегратора); 15 — второй интегратор, фомирующий составляющую регулирующег

30 воздействия, пропорциональную двойному и 318017

3 тегр алу; 1á — цифровое исполнительное усгройство; Х7 — вход интегральной составляющей регулирующего воздействия; 18 — вход составляющей регулирующего воздействия, пропорциональной двойному интегралу отклонения (ошибки); 19 — шины устанавки знака .интегральной составляющей регулирующего воздействия.

На )фиг. 2 приведены диаграммы, поясняющие работу основного узла, состоящего из блоков 8 — 11.

На,выходе этого узла (выход элемента 11) помучается импульсная последовательность, частота которой прямо (пропорциональна величине числа, за(писываемого первым интегратором 5, т. е. величина интеграла ошибки.

Производя далее интегрирование этого сигнала вторым интегратором 15, получим на его;выходе составляющую регулирующего воздействия, прямо пропорциональную двойному интегралу ошибки.

Устройство работает следующим обр азом.

Два сигнала, соответствующие один заданному значению )параметра (программа), другой измеренному значению параметра (датчик), поступают на оба входа элемента несовпадекия 3, с )помощью которого исключается совпадение им)пульсов, пришедших )Â одинаковой фазе, Импульсы, пр(ишедшие одновременно на оба;входа, либо взаимно уничтожаются, либо автоматически сдвигаются. Это необходимо для исключения сбоя в работе первого интегратора. Далее обе (импульсные последовательности с помощью элемента

«ИЛИ» 4 совмещаются в единую последовательность импульсов. Причем знак каждого импульса этой последовательности устана(вливается,с помощью блока выбора на)правления заниси импульсов в,пер)вый интегратор 7. Импульсы с элемента 4 через элемент временной задержки 6 )поступают на вход интегратора 5 и записываются в нем. Таким образом, подготовка блока выбора направления счета предшествует счету поступающих на вход интегратора импульсов, что исключает, сбой и ра боте интегратора и повышает надежность его работы.

В цифровом интеграторе 5 :производится суммирование импульсов одного знака и вычитание импульсов другого знака, т. е. выделение,интеграла рассогласования (ошибки), величина которого в цифровом позиционном коде подается на вход 17 исполнительного устройства 15 для отра)ботки.

Одновременно импульсы с генератора 8 подаются на вход счетчика 9 и подсчитываются (см. д)иаграммы 1 — 4 на фиг. 2).

На диаграммах приведена работа трехразрядного счетчика 9 и трехразрядного выходного устройст)ва интегратора 5, работающих в двоичном коде.

Число разрядов и вид кода могут быть любыми. Йерепады напряжения на выходе разрядов счетчика 9 дифференцируются, и импульсы, соответствующие отрицательным

4 фронтам (перепадов, поступают через элемент

«И» 10 на вход элемента «ИЛИ» 11. Элементы «И» 10 у)правляются:потенциалам(и с выходов разрядов интегратора 5, но,в обратном

5 порядке. Таким образом, меньшему числу в интеграторе 5 (меньшая о(шубка) соответс )вует больший коэффициент деления счетчика 9 и меньшая частота на,выходе элемента 11 и наоборот большему числу — большая

N частота на выходе элемента 11. Причем, как видно из диатрамм 8 — 14, эта зависимость прямо пропорц)иональна. Числоим)пульсная последовательность с выхода элемента 11 поступает на вход интегратора 15, в,котором

15 производится их суммирование. Величина получаемой суммы (числа в интеграторе 15) прямо пропорциональна двойному, интегралу отклонения (оши)бки). Меняя частоту генератора 8 можно изменять модуль этого числа, т. е. устанавли)вать коэффициент )пропорц(иональности (К() составляющей регулирующего воздействия, )пропорциональной двойному интегралу отклонения,,величина которого в цифровом позиционном коде (подается на

25 вход 18 исполнительного устройства 1б для отработки,.

Выходы всех разрядов интегратора 5 подключены к элементу «И — НЕ» 12, выход с которого управляет двумя логическими схемами «И» 18, через которые сигналы с блока 7 поступают на бло,к 14.

Элемент 12 срабатывает только при .нулевом числе в интеграторе 5. В этом случае (при совпадении всех нулей на входах элемента совпадения 12) выдается сигнал «разрешения» обоим схемам 18. Поэтому в зависимости от знака (пер1вого поступившего импульса блок 7 устанавливает на(правление записи этого им(пульса в первом интеграторе

4о и на)правление записи во втором интеграторе с помощью блока 14. Поскольку потенциалы на,выходе блока 14 меняются только в момент перехода числа в интеграторе через нуль, то они характеризуют собой знак этих

45 чисел. Сигнал, поступающий по шинам 19 в исполнительное устройство 1б, устанавливает знак интегральной составляющей регулирующего воздействия (с первого интегратора).

Таким образом, общее регулирующее воз50 действие, )поступающее .на цифровое,иополнительное устройство, равно сумме двух составл яющи х у = у, + у, = k J z (h) Ct + k, J j x (t) dhdt, пропорциональных интегралу и двойному интегралу отклонен)ия ретулируемого параметра.

При наличиями замкнутой обратной связи в установившемся режиме у=k,)) х(h)didh, так как x(t) =О и Jx(h) Ck = 0, т. е, за время переходного процесса происхо65 дит (полная ком)пенсация всех ошибо)к.

318017

Предмет изобретения

Цифровой регулятор, содержащий программное устройство и датчик регулируемого параметра, через элемент несовпадения, элемент «ИЛИ» и элемент временной задержки, соединенные с интегратором, подключенным к ц ифровому исполнительному устройству, и к блоку выбора направления записи импульсов в интегратор, отлича!ощийся тем, что, с целью, повышения динамической точности регулирования, он содержит второй чнтегратор, соединенный,с исполнительным устройством, блок установки знака первого интегратора, два выхода которого связаны с .исполнительным устройством, элементы «И — НЕ» «И» и

«ИЛИ», импульсный генератор, соединенны со счетчиком, каждый разряд которого чере элемент «И» подключен к дополнительном элементу «ИЛИ», связанному со вторым ин

5 тегратором, вторые входы элементов «И» нод ключены к разрядам первого интегратора та ким образом, что старшему разряду счетчика соответствует младший разряд интегратора а все разряды интегратора соединены со вхо

10 дом элемента «И вЂ” НЕ» через два элемент

«И», подключенных к блоку установки знак первого интегратора, при этом вторые входы последних элементов «И» связаны с выходами блока выбора направления записи им15 пульсов в пер вый интегратор.

318017

Вылоо reuepamopa д !

2 с1ыкод со

cvemvarra 9 о б

7о-же после диСтререп- б цироЮаиил

7 йыкодзле—

nenma 116

Задисимоспги олт числа д

ueezpamope5

9 иг. Z

Составитель 3. Маркова

Техред Е. Борисова

Корректор Е Михеева

Редактор Л. Утехина

Заказ 3544/8 Изд. № 1490 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2