Пороговый логический элемент
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Саюа Сосетскик
Социалистических
Республик
Зависимое от авт. свидетельства ¹ .Ч. Кл. Н 03k 19/42
Заявлено 30.VI.1971 (¹ 1675174i26-9) Приоритет
Опубликовано 15.II.1973. Бюллетень № 11
Дата опубликования описания !2Л .1973
Комитет по делам иаоСретеиий и открытий при Совете Министров
СССР
УД К 081.325.65 (088.8) Авторы изобретения
Б. В. Шевкопляс, Е. A. 111мелев и В. Л. Дшхунян
Заявитель
pp.:.СОЮЗНАЯ
БКБ : - i>I
ПОРОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ с присоединением заявки ¹
Изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике.
Динамические элементы булевой логики, реализующие функции совпадения «И», разде- 5 ления «ИЛИ», отрицания «НЕ» и их комбинации, по ряду важнейших параметров превосходят соответствующие элементы потенциальных систем. К таким параметрам относятся: потребляемая мощность, помехоустойчивость, 10 логическая эффективность и т. п.
Известны динамические элементы булевой логики, реализуемые в монолитном интегральном исполнении.
Пороговые логические элементы обладают 15 большими логическими возможностями по сравнению с элементами булевой логики.
Известны потенциальные пороговые логические элементы, реализуемые в интегральном исполнении. Отмеченные выше преимущества 20 динамических элементов пе1ред,потенциальными сохраняются и для элементов пороговой логики.
Целью изобретения является создание порогового логического элемента, реализуемого 25
:в монолитном интегральном иополнении, который может быть использован в импульсной системе логических элементов.
Весовой резистор одного из входов линейного сумматора подключен к шине инверсной ЗО фазы двухфазного импульсного истоника питания. Этот вход соединен с выходом дискриминатора. построенного, например, на двух последовательно соединенных транзисторных каскадах с общим эмиттером. Весовые резисторы OcTB;IbIIbIx информационных входов подключены к шине прямой фазы импульсного источника питания.
На чертеже показана принципиальная схема порогового логического элемента.
Пороговый логический элемент состоит пз связанных между собой линейного сумматора и дискриминатора. Линейньш сумматор содержит n+I группу диодов: 1 и 2, 8 и 4, 5 и б, 7
» 8. Точки объединения анодов диодов 1 и 2, 8и4,,5 и 6 соединяются через соответствуюIöèå весовые резисторы 9, 10 и 11 с шиной 12 прямой фазы двухфазного импульсного источника питания. Шина 18 инверсной фазы этого источника через весовой резистор 14 подключена к точке объединения анодов диодов 7 и 8.
Катоды диодов 2, 4, 6, 7 объединяются в точке
15, соединенной через резистор 16 с отрицательным источником питания 17. Катоды диодов 1, 8, 5, 8 являются входами линейного сумматора, а точка 15 — его выходом.
Пороговый дискриминатор выполнен на двух последовательно соединенных транзисторах, База первого транзистора 18 подключена к точке 15, эмиттер этого транзистора заземлен.
370728
Коллектор транзистора 18, объединенный с базой гранзистора 19, имеющего заземленный эмиттер, через резистор 20 подключен к положителыному источнику питания 21, и через резистор 22 — к «земляной» шине. Коллектор транзистора 19, объединенный с катодом диода 8, через резистор 28 соединен с положительным источником питания 21. Точка 24 является выходом порогового логического элемента.
Предположим, что импульсный источник питания находится во включенном состоянии (Е„=1, En=0), т. е. на шине 12 присутствует высокий положительный потенциал, на шине
18 — потенциал, близкий к потенциалу «земляной» шины. В этом случае элемент реализует пороговую функцию от п входных переменных, представленных низкими (логический ноль) и высокими (логическая единица) положительными потенциалами. Токи от двухфазного импульсного источника питания с шины
12 текут через весовые резисторы 9 — 11, сопротивления которых обратно пропорциональны их «весам», во внешние источники входных сигналов, если соответствующие сигналы являются логическими нулями, или складываются на «суммирующем» резисторе 16 при прохождении к отрицательному источнику питания 17, если соответствующие входные cHIIHBJIbI являются логическими единицами. Потенциал в точке 15, соответствующий взвешенной сумме входных сигналов, анализируется дискриминатором на транзисторах 18 и 19. Величины весовых и суммирующего резисторов выбирают таким образом, что дискриминатор срабатывает (в точке 24 появляется высокий положительный потенциал) при условии — взвешенная сумма больше или равна о пределенному порогу. В этом случае потенциал в точке 15 оказывается достаточным для включения транзистора 18 и, следовательно, для выключения транзистора 19. В противном случае, когда взвешенная сумма лежит ниже зада нного порога, потенциал в точке 15 оказывается ниже порога срабатывания дискриминатора на транзисторах 18 и 19, т. е. в точке 24 появляется низ иий положительный потенциал (логическии ноль). Поскольку в рассматриваемом режиме
15 го
25 зо
Е;,=0, диод 8 находится в закрыгом состояш1и, а диод 7 открывается только при появлении в точке 15 отрицательнсго потенциала достаточной величины, что не может изменить логического состояш1я элемента.
Таким образом, в данном режиме (Е„=1, Е„=О) на выходе 24 элемента реализуется пороговая функция от и входных переменных.
После переключения двухфазного импульсного источника питания (L„=O, Е„=1) элемент запоминает логическое состояние, соответствующее предыдущему моменту времени, Действительно, если элемент находился в единичном состоянии, то после переключения источника питания это состояние поддерживается за счет протекания тока с шины 18 через резистор 14, имеющий вес больший или равный порогу, в точку 15, что обеспечивает включение транзистора 18 и, следовательно, выключение транзистора 19. Поскольку Е„=0, диоды 9 — 11 находятся в непроводящем состоянии. Запоминание нулевого состояния при переключении источника питания сопровождается открыванием диода 8 и фиксацией потенциала точки 15 на уровне, лежащем ниже порога срабатывания дискриминатора.
Предлагаемый пороговый логичеокий элемент может работать совместно с логическими
ДТЛ, ТТЛ и пороговыми элементами статического типа без дополнительных согласующих цепей. Это позволяет комбинированно использовать статические и динамические элементы прн построении логических структур.
Предмет изобретения
Пороговый логический элемент, содержащий входной диодно — резисторный линейный сумматор и амплитудный дискриминатор, вход которого соединен с выходом упомянутого сумматора, отличающийся тем, что, с целью
его использования в импульсной системе логических элементов, один из входов сумматора соединен с выходом амплитудного дискриминатора, при этом на весовой резистор входа, соединенного с выходом амплитудного дискриминатора, импульсное питание подано в инверсной фазе, а на весовые резисторы остальных входов — в прямой фазе.
370?28
Составитель Д. Голубович
Техред Т. Курилко Корректор Л. Новожилова
Редактор Е. Кравцова
Типография, пр. Сапунова, 2
Заказ 1198/10 Изд. № 298 Тира к 780 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, 5Ê-35, Раушская наб., д. 4/5
