Дешифратор импульсных последовательностей

 

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Сааетских

Социалистикеских

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 06.1Ч.1971 (№ 1644092/18-24) с присоединением заявки №

Приоритет

Опубликовано 14.VI.1973. Бюллетень № 26

Дата опубликования описания 8.Х.1973

М. Кл. G 061 5/00

Номитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.325.53 (088.8) Автор изобретения

В. Г. Тыдман

Заявитель

ДЕШИФРАТОР ИМПУЛЬСНЫХ

ПОСЛ ЕДОВАТЕЛ ЬНОСТЕИ

Изобрстсние относится к области автоматики и телеметрических измерений и предназначено для выделения заданного импульса из. кодовой последовательности импульсов, имеющих заданную скважность.

Известны дешифраторы кодовых импульсных последовательностей, выполненные на элементах задержки (выполняющих в том числе функции распределителя) и схемах совпадения, Предложенное устройство отличается тем, что выходы диодной матрицы через первую схему сборки соединены с прямым входом второго элемента запрета, выход которого соединен со входом второй схемы сборки, выходы элементов задержки соединены с управляющими входами диодной матрицы, выход схемы совпадения соединен со входом второй схемы сборки, выход которой соединен со сбросовым входом счетчика.

Это позволяет повысить помехоустойчивость дешифрирования импульсных последовательностей.

Схема устройства изображена на черте>ке.

Устройство содержит элемент задер>кки 1

Ia Время Т1 =тими, ЭЛЕМСПТ ЗадсржКП 2 IIa BpEмя т =-т,„вк;„,, схему совпадения 8, схему сборки 4, элемент запрета 5, схему сборки б, диодную матрицу 7, счетчик 8, элемент запрета 9, элемент задержки 10, вход 11 и выход 12.

Устройство работает следующим образом.

Перед приходом очередной импульсной последовательности (кодовой группы) счетчик 8 установлен в «О» сигналом окончания предыдущей группы, элемент запрета 9 открыт по прямому входу, на выходе схемы сборки б сигнал отсутствует.

При поступлении на вход 11 кодовой группы происходят следующие операции: импульсы кодовой последовательности проходят через элемент запрета 9 в счетчик 8 и записы15 вают в нем задними фронтами число прошедших импульсов. В то же время схема совпадения 8 сравнивает прямую последовательНОСТЬ HMII)ËÜÑÎÂ С ЗаДЕРжаПНОЙ На tI = тимп.

Если импульсы по длительности не превыша20 ют заданной и следуют со скважностью, не меньшей заданной, то на выходе схемы совпадения 3 сигнал не возникает. Элемент запрета 5 сравнивает обратную последовательность с последовательностью, задержанной на

25 величину, равную периоду следования импульсов, причем для дешифровки неравномерного кода, по мере записи числа импульсов счетчик 8 переключает строчки диодной мат рицы 7, подключенные к схеме сборки б и

30 элементам задержки 2 и 10, изменяя тем са386394

Предмет изобретения 1

Составитель В. Игнатуп1енко

Техред Л. Богданова

Редактор Б. Нанкина

Корректоры: Е. Сапунова и М. Лейзерман

Заказ 2702!4 Изд. № 1660 Тираж 647 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4!5

Типография, пр. Сапунова, 2 мым по заданной программе длительность задержки сравниваемой последовательности при соблюдении правильности кода, сигнал на выходе элемента запрета 5 появится после прохождения последнего импульса кода, задержанного на т,иважп. Если количество импульсов равно или превышает и, то при появлении и-ro;èìïóëüñà на выходе диодной матрицы 7 появится сигнал о прохождении искомой кодовой группы. Этот же сигнал, подан ный на запрещающий вход элемента запрета 9, прекратит подачу дальнейших импульсов в счетчик, что исключает возможность появления ложных сигналов при количестве;импульсов, равном 2п, 3п и т. д.

При наличии помехи или несоответствии временного расположения импульсов на выходах схемы совпадения 3 и элемента запрета 5 появляются сигналы, которые через схему сборки 4 устанавливают счетчик 8 в исходное положение, что предотвращает накопление случайных импульсов и ложное срабатывание схемы. В результате до прихода кодовой группы и по ее окончании счетчик 8 находится в исходном состоянии и дешифратор готов к работе.

Дешифратор импульсных последовательностей, содержащий счетчик, выходы которого соединены со входами диодной матрицы, последовательно включенные элементы задержки, вход первого из которых соединен со входом устройства, соединенным со входом схемы совпадения, с прямым входом первого

10 элемента запрета и с запрещающим входом второго элемента запрета, второй вход схемы совпадения соединен с выходом первого элемента задержки, запрещающий вход первого элемента запрета соединен с выходом диод15 ной матрицы, а выход — со входом счетчика, и две схемы сборки, отличающийся тем, что, с целью повышения помехоустойчивости, выходы диодной матрицы через первую схему сборки соединены с прямым входом второго

20 элемента запрета, выход которого соединен со входом второй схемы сборки, выходы элементов задержки соединены с управляющими входами диодной матрицы, выход схемы совпадения соединен со входом второй схемы

25 сборки, выход которой соединен со сбросовым входом счетчика.