Цифровой интегратор

 

409248

О П И С А Н И Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹ ——

Заявлено 06.10.71 (№ 1703186/18-24) с присоединением заявки ¹â€”

Приоритет—

Опубликовано 30.11.73. Бюллетень № 48

Дата опубликования описания 12.08.74

Л!,Кл. 6 06j 1/02

Государствеииый комитет

Совета Ииииотроа СССР по делам изобретений и открытий

3 ЧК 681 32э э(088 8) Авторы изобретения

1О. В. Чернухин и А. Ф. Горба1чок

Таганрогский радиотехнический институт

Заявитель

ЦИФРОВОЙ ИИТЕГРАТОР

Изобретение относится к области вычислительной техники, может использоваться в цифровой интегрирующей машине или цифровой однородной интегрирующей структуре, которые предназначены для многократного последовательного решения систем линейных алгебраических уравнений и систем нелинейных дифференциальных уравнений, например, при решении на цифровых интегрирующих машинах или в однородных интегрирующих структурах дифференциальных уравнений с краевымп условиями, решаемых методом сведения нх к последовательности задач Коши. В этом случае решение систем алгебраических уравнений может осуществляться в два раза быстрее за счет отключения канала интерполяции, а решение дифференциальных уравнений уточняется путем включения этого канала.

Известны цифровые интеграторы, а также цифровые интегрирующие и однородные цифровые интегрирующие структуры, выполненные с применением интеграторов.

11ель изобретения — упрощение вычислений на начальном участке и сокращение оборудования цифрового интегратора.

Это достигается тем, что в цифровой интегратор введены ключи и схема «ИЛИ», причем первый вход второго сумматора соединен с первым входом первого ключа, второй вход первого ключа — с третьим входом интегратора, а выход первого ключа — с вторым входом третьего сумматора. Выход последнего подключен к первому входу второго ключа, второй вход второго ключа — к четвертому

5 входу интегратора, выход второго ключа — к первому входу схемы «ИЛИ». С вторым входом схемы «ИЛИ» связан выход третьего ключа, первый вход третьего ключа — с выходом второго сумматора, а второй вход

10 третьего ключа — с пятым входом интегратора. Выход схемы «ИЛИ» соединен с вторым входом блока умножения.

Схема цифрового интегратора показан» на чертеже.

15 В ее состав входят: сумматор 1 приращений подынтегральной функции, регистр 2 приращения подьштегральной фу кипи, к.поч э, регистр 4 подынтегральной функции, сумматор 5, ключ 6, схема 7 задержки, сумматор 8, 2О к:ноч 9, схема «ИЛИ» 10, сумматор 1 1 Ilp lip 1щений независимой переменной, буферный регистр 12, регистр 13 приращения независимой переменной, блок 14 умнонкення, выходной блок 15. Интегратор имеет входы 16--20 и вы25 ход 21.

В интеграторе элементарный шаг процесса интегрирования разделяется на два этапа. Иа первом этапе вычисление осуществляется в соответствии с простейшей экстраполяционной

3Q формулой численного интегрирования по

409248

Ъl, у.к! -- PZii; (xОl у к =2,3, 7Еп—

g рл ! 7 Я к(!+ 1) Ф 1 )

OI. )

О„. (...) "7 C

" у рл(! — »

У а л" (! -- I ) С0

У nrco

Стилтьесу, а на втором этапе вычисления — в соответствии с интерполяционной формулой численного интегрирования по Стилтьесу.

Ниже приводится алгоритм работы интегратора

N / gдк! =, 7-.!!

j». 1

У рк1= g рк(1-1); / Урк! М . 11 л!!+1) = Ф { g рк! 7 g дк!+О (У кii)

О, (7Лк((+») — o { g рк! »7 у —, О,(",! 2- л Я

N 7 уркк(1-» - — j(i+ I j — % 7г.

Л

k 7 у к,,+! — ;72)(!. !), 1 1

1 як(11) = Ф {(урк! + —. 7g p (l- - !)) V yigr;(l-I »-1-Ок (7Екl)j

Ок(Т72к(!» ) = 0,(к! —, „рк(, » ). к, -- О,(Z„.„),; где х7урк(,Uyz„.,— квантованное значение приращений подынтегральной функции и переменной интегрирования; квантованное приращение интеграла и 1-м интеграторе на 1-м шаге интегрирования, получаемое по формуле трапеций; квантованное значение подынтегральной функции; квантованное экстраполированное значение приращений интеграла в к-м интеграторе на (i+1) -м шаге интегрирования, получаемое по формуле прямоугольников;

- оператор квантования; — оператор выделения остатка; остаток от предыдущего шага интегрирования; квантовапные экстрапо",èðîâàíные значения приращений подынтегральной функции и переменной интегрирования; вектор начальных условий.

Зо

4

Переменные и приращения, отмеченные сверху чертой, представляют собой квантованные значения соответствующих величин.

На первом этапе вычисление осуществляется в соответствии с простейшей экстраполяционной формулой численного интегрирования по Стилтьесу. Формируется новое значение подынтегральной функции путем сложения на сумматоре 5 приращения, поступившего из регистра 2 через ключ 8, открытый потенциалом, попадающим на вход 18, на вход сумматора 5, и старое значение функции, снимаемое с регистра 4 подынтегральной функции, которое проходит па второй вход сумматора 5. Полученное значение подынтегральной функции с выхода сумматора 5 через ключ 6, открытый потенциалом, поступающим на вход

19, через схему «ИЛИ» 10 подается на блок

14 умножения. На второй вход блока 14 поступает значение независимой переменной нз регистра 18. Полученное произведение направляется в выходной блок 15, где формируется остаток и квантованное приращение. Квантованное приращение используется как экстраполированное значение приращения подынзегральной функции и переменной интегрирования во втором этапе элементарного шага интегрирования, в котором интегрирование осуществляется по интерполяционной формуле трапеций в соответствии с численным интегрированием по Сзилтьесу.

Перед началом второго этапа a!i (erp»po()(Iния закрываются ключи 8 и 6 и открывается ключ 9. В это время па вход 16 сумматора 1 приходят приращения, полученные в результате первого этапа элементарного шага интегрирования и представляющие собой экстраполированные значения приращения подынтегральной функции и псремепной интегрирования, С выхода сумматора 1 результат поступает на один из входов сумматора 8 через регистр 2. На другой вход сумматора 8 попадает значение подынтегральной функции из регистра 4, которое проходит через сумматор 5 и схему 7 задержки.

Полученное значение проходит схему 10 и перемножается в блоке 14 умножения на скорректированное в результате первого этапа интегрирования прпращсние переменной инзегрирования, сформированное в сумматоре 11 н переписанное из буферного регистра 12 в регистр 18, из которого оно и поступает на вход блока 14. С выхода блока 14 получен!!ое произведение подается в выходной блок 15, где квантуется н выдается в виде квантоваппого значения приращения интеграла.

Предмет изобретения

Цифровой интегратор, содержащий сумматоры, регистры, блок умножения и выходной блок, причем первый вход интегратора соединен с входом первого сумматора, выход которого через первый регистр подключен к первому входу второго сумматора, второй вход

409248

Составитель А. Жеренов

Техред 3. Тараненко

Редактор И. Грузова

Корректор О. Тюрина

Заказ 1722 Изд. М 1131 Тираж 635

LIHHI IHI: Государственного когиштета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5

Подписное

Загорская типография

5 которого соединен с выходом схемы задержки, вход которой соединен с выходом третьего сумматора и входом второго регистра, выход которого подключен к первому входу третьего сумматора, второй вход интегратора соединен с входом четвертого сумматора, выход которого через третий и четвертый регистры подключен к первому входу блока умножения, выход которого через выходной блок подключеll к выходу интегратора, отлачолощийся тем, что, с целью упрощения вычислений на начальном участке и сокращения оборудования цифрового интегратора, в него введены ключи и схема «ИЛИ», причем первый вход второго сумматора соединен с первым входом первого

6 ключа, второй вход которого подключен к третьему входу интегратора, выход первого ключа соединен с вторым входом третьего сумматора, выход которого подключен к пер5 ному входу второго ключа, второй вход которого подключен к четвертому входу интегратора, выход второго ключа соединен с первым входом схемы «ИЛИ», к второму входу которой подключен выход третьего ключа, первый

10 вход которого соединен с выходом второго сумматора, второй вход третьего ключа подключен к пятому входу интегратора, выход схемы «ИЛИ» соединен с вторым входом блока лшожения.

Цифровой интегратор Цифровой интегратор Цифровой интегратор 

 

Похожие патенты:

Изобретение относится к области автоматического управления и может быть применено в станках с числовым программным управлением

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем, включающих операции дифференцирования

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем, включающих операции двойного дифференцирования

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем, включающих операции дифференцирования

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем, включающих операции двойного дифференцирования

Изобретение относится к вычислительной технике и может быть использовано в спецвычислителях для вычисления производных

Изобретение относится к области спектрального анализа, а устройство может быть использовано для диагностики механизмов по акустическим сигналам их компонент

Изобретение относится к области автоматического управления

Изобретение относится к способам численного решения системы дифференциальных уравнений (СДУ)
Наверх