Патент ссср 410465

 

СПИ

ИЗОБ

К АВТОРСКО

Союз Советских

Социалистимеских

Республик

Зависимое от ав

М. Кл. б 11с 19/00

Заявлено 10.IV.1 с присоединением

Приоритет

Опубликовано 0

Дата опубликов

Гасударственный комитет

Совета Министров СССР по делам ивооретений и открытий

УДК 681.327.6 (088.8) Авторы изобретения В. С. Голубев, В. А. Почтарев, А. Я. Ковалев и В. В. Пупышев

Заявитель

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Известно буферное запоминающее устройство (БЗУ), содержащее накопитель, входы которого подключены к блоку записи и дешифратору адреса, подсоединенному к старшим разрядам блока адреса, а выход — к блоку выдачи информации, схемы «И», блок управления.

Недостатком известного устройства является большое количество оборудования, усложняющее устройство и снижающее его надежность.

Предложенное устройство отличается от известного тем, что в нем выходы младших разрядов блока адреса подключены к одним входам схем «И», другие входы которых подсоединены к блоку управления, а выходы— ко входу блока записи и ко входу дешифратора адреса.

Это позволяет упростить устройство.

На чертеже изображена блок-схема предложенного БЗУ.

БЗУ содержит накопитель 1, дешифратор адреса 2, блок адреса 3, блок записи 4, блок выдачи информации 5, блок 6 служебного адреса, например адреса зоны, схемы «И» 7 — 9.

Блок адреса 3 содержит старшие 10 и младшие 11 разряды. Выходы младших разрядов

11 подключены к одним входам схем «И» 7 и 8, другие входы которых подсоединены к блоку управления (на чертеже не показан), а выходы — ко входу блока записи 4 и ко входу дешифратора адреса 2.

При отключении младших разрядов 11 блока адреса 3 от дешифратора 2 на входе де5 шифратора формируется код, который может быть принят за код служебного адреса. По данному адресу запись информации не производится.

Устройство работает следующим образом.

10 Предположим, что запись информации в одну из зон накопителя 1 прервалась. Прежде, чем начнется запись информации в другую зону, блок управления БЗУ вырабатывает управляющий сигнал, который поступает на

15 схему «И» 8, а управляющий сигнал со схемы

«И» 7 снимается. В этом случае на входе дешифратора адреса 2 формируется код служебного адреса зоны, а на вход блока записи 4 поступает код, соответствующий адресу

20 последней заполненной ячейки в зоне.

При возобновлении записи информации в зону на управляющие входы схемы «И» 9 поступают сигналы, а с управляющих входов схемы «И» 7 сигналы снимаются. Происходит

25 выбор из накопителя 1 кода адреса последней запомненной ячейки в зоне, который проходит через блок выдачи информации 5, схему

«И» 9 и поступает на младшие разряды 11 блока адреса 3. После этого на схему «И» 7

30 поступает управляющий сигнал. Первый из

410465

Предмет изобретения

Составитель В. Рудаков

Техред Е. Борисова Корректор А Степанова

-Редактор Л. Утехина

Заказ l049/17 Изд. Кв 355 Тираж 591, Подписное

ЦНИИПИ Гасударственного комитета Совета Министров CCCP по делам изобретений и открытий

Москва, SK-35, Раушская наб., д 4/5

Типография, пр. Сапунова, 2 поступивших на счетный вход 12 блока адреса 3 сигнал формирует в блоке адреса код адреса первой свободной ячейки в зоне, начиная с которого в зону осуществляется запись информации.

Буферное запоминающее устройство, содержащее накопитель, входы которого подключены к блоку записи и дешифратору адреса, подсоединенному к старшим разрядам блока адреса, а выход — к блоку выдачи информации, схемы «И», блок управления, отл и ч а ю щ ее с я тем, что, с целью упрощения устройства, выходы младших разрядов блока адреса подключены к одним входам схем «И», другие входы которых подсоединены к блоку управления, а выходы — ко входу блока запи10 си и ко входу дешифратора адреса.

Патент ссср 410465 Патент ссср 410465 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх