Патент ссср 416875

 

4I6 875

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 12.Ч1!.1972 (№ 1811116/26-9) с присоединением заявки ¹

Приоритет

Опубликовано 25.11.1974. 1>юллетень ¹ 7

Дата опубликования описания 26Л 1.1971! л, H 03k 19/00

Н 031; 17/60

Госудврстнонний комитет . Сввете Министров CGCP по долам изооретаний и открытий

У Д К 621.319.5 (OSS.8) Автор изобретения

Г. И. Берлинков

Заявитель

БУФЕРНОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может найти широкое применение при построении вычислительных устро йств и а МДП- структур ах.

Известно буферное устройство для четырехтактных МДП-интегральных микросхем, содержащее парафазный оконечный каскад. у которого прямой и инверсный входы подключены соответственно к истокам выходных транзисторов первого и второго динамических повторителей, причем вход первого динамического повторителя соединен с информационной шиной, которая через инвертор подключена ко входу второго динамического повторителя.

Целью изобретения является расширение функциональных возможностей устройства.

Для этого в устройство введен дополнительный динамический повторитель, вход которого соединен с управляющей входной шиной, а выход — со стоками выходных транзисторов первого и второго динамических повторителей.

На фиг. 1 изображена схема предлагаемого буферного устройства; па фиг. 2 — диаграмма тактовых импульсов.

Буферное устройство построено на полевых

МДП-трапзис1орах 1 — 9 и конденсаторах !0--12 обратной связи. I ðàíçèñòîðû 1, 2 и конденсатор 10 образуют динамический повторитель 13, транзисторы 3, 4 и конденсатор 11--дополнительньпi динамический повторитель 14, транзисторы 5 и 6 — инвертор 15, транзистор

7 и конденсатор 12 — динамический повторитель 16. Парафазный оконечный каскад !7 построен на транзисторах 8, 9. Вход инвертора 15 и вход динамического повторителя IS соединены с входной шиной 18 устройства (информационной вход). Выход дннамическот0 го повторителя 13 соединен с прямым входом оконечного каскада 17. Выход инвертора 15 соединен со входом динамического повторителя !6, выход которого подключен к пиве;сному входу оконечного каскада 17. Вход до15 полнительного динамического повторителя 14 соединен с управляющей входной шиной 19, а его выход — со стоками выходных транзисторов 2 и 7 динамических повторителей 13 и 16, соответственно.

20 Устройство работает следующим образом.

При единичном сигнале па входе 19 устройства на выходе динамического повторителя 14 в интервалы времени I II+IV формируется высокий уровень напряжения, т. е. динампче25 ский повторитель 14 работает как повторитель тактовых импульсов III+ IV. При этом на входах оконечного каскада 17 в такт 111+IV устанавливаются инверсные значения сигналов и смкocrïая нагрузка 20 на выходе 21

30 у с т р о и с т в а о к 1 3 ь1 в а с т с ч 3 а р я ж с и и о и и л и I) а 3 1 16875 ряженной в зависимости от значения входной информации на входе 18 устройства.

При нулевом сигнале на входе 19 на выходе динамического повторителя 14 сохраняется низкий уровень напряжения. Отключение повторителя 14 нулевым сигналом вызывает отключение повторителей 13 и IG, в связи с чем на входах оконечного каскада 17 все врсм;I поддерживаешься низкий потенциал, что î >условливает отключение транзисторов 8 и !) оконечного каскада 17 независимо от значения входной информации.

Работа буферного устройства поясняется следующей таблицей

Х Y

Отключено

Отключено где Х вЂ” информация на входе 18;

Y — значение управляющего сигнала;

Z — состояние выхода 21 буферного устройства.

При наличии нескольких буферных устройств в интегральных схемах и разделении во времени управляющих сигналов выходы подобных устройств можно объединять, что

5 позволяет без задержки во времени объединять дизьюактивные члены на входах микросхем, сокращать число выводов и упрощать монтаж э. их микросхем.

Предмет изобретения

Буферное устройство иа МДП-транзис го15 рах, содержащее парафазиый оконечный каскад, у которого прямой и инверсный входы подключены соответственно к истокам вых здиых транзисторов первого и второго дииямических повторителей, причем вход первого ди20 намического повторителя соединен с информационной шиной, которая через инвертор подключена ко входу второго динамического повторителя, отл ич а ющееся тем, что, с целью расширения функциональных возмож25 ностей устройства, в него введен дополнительный динамический повторитель, у которого вход соединен с управляющей входной шиной, а выход — со стоками выходных Tp2II. è сторов первого и второго динамических и и

30 тор ителей.

Составители II. Лубровскяи

Редактор T. Фадеева Т xii(д Г. Васильева Корректор Л. Дзесавя

"якяз I6:>,6 И "д Ле 5И2 Тираж 8I I !1одиисиое

I !! 1! !11111! Г i у.и« !)cTB llllÎÃÉ кавите;я Совета Министров СССР ио делам изобретений и открытий

Москва, Ж-35, Раковская Hëá., д. 4, 5

Тииосрлфил, illc Сяиуиоия, 2