Патент ссср 417786

 

Виоасоюе н а. и люоионтооа- т .„-:ОПй йЗОБРЕ1ЕН йЯ

Союз Советскии

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 10.1.1972 (№ 1736523/18-24) М. Кл. G 06f 5/02 с присоединением заявки ¹

Приоритет

Опубликовано 28.11.1974. Бюллетень М 8

Дата опубликования описания 10ХП.1971

Государотвенный комитет

Совета Министров СССР во долам изобретений и открытий

УДЬ; 681.325,53(088,8) Авторы изобретения

В. В. Ермаков и A. И. Исаев

Заявитель

ФУНКЦИОНАЛЬНЫЙ ДЕШИФРАТОР

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для дешифрирования кодов с выдачей адресов линейных участков функций, изменяющихся ло задапоному закону.

Известен функциональный дешифратор с логической схемой выдачи адресов,,реализованной на схемах «ИЛИ», каждая из схем

«ИЛИ» соединена по входам с выходами схем

«И», соответствующих данному линейному участку функции.

Предложенное устройство отличается тем, что шины подачи разрядов входногo l o l, соответствующих линейному участку функции, соединены с входами схемы выбора участка функции, выходы которой подключены к управляющим входам схемы сдвига, адресные выходы последней соединены с входами дешифратора адреса, выходы которого связанны с первыми входами соответствующих адресHbIx схем «И» каждой из групп; вторые входы адресных схем «И» каждой группы объединены и соединены с соответствующим выходом схемы:выбора участка функции.

Это позволяет упростить устройство.

Схесиа устройства изображена на чертеже.

Устройство содержит схему 1 выбора участка функции 1, схему 2 сдвига, дешифратор 3 адреса (внутри участка функции), группы 4 пресных схем «И», шины 5 подачи входного кода.

Работает устройство следующим образом.

Входной код по шинам 5 поступает на схему выбора участка функции и на схему сдвига. Б зависимости от значения кода схема

5 определяет линейный участок функции, к которому принадлежит данная вхо III lë информация. Для этой цели все значения функции разбивают на участки по признаку линейного изменения адреса функции на единицу (гоч10 ность опредепения функции) в пределах участка.

На участках, где омена адреса на единицу происходит при нзменешш входной информации на 2" дискретных единиц информации, 15 адреса функции берутся через 2" дискретных единиц (где / . — целое число), В том случае, если смена адреса должна происходить при изменении входной информации (на 2 — 1) дискретных единиц, адреса функции берутся

20 с большей точностью, соответствующей дискретности изменения входной информации, меньшей значения (2" — 1) на единицу.

С выхода схемы 1, соответствующего выб25 ранному участку функции, подается потенциал на схему 2 сдвига, оасспечнвая сдвиг принятой информации таким образом, llî на дешифратор адреса подается та часть входной информации, которая характеризует àдрес

30 функшш внутри выбранного участка. С выхода дешифратора потенциал, характеризующий

4I7i3$ сЖ:

Предмет изобретения

Составитель В. Игнатущенко

Те:ред E. Борисова

Корректор Н. Аук

Редактор И. Орлова

Заказ 1556/4 11зд. ¹ 1322 Тира>к 624 Подписное

LII1I4NL1II Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )V,-35, Раушская наб., д, 4/5

Типография, пр. Сапунова, 2 адрес функции (в пределах выбранного участка), подается на адресные схемы «И» различных групп. Одновременно на вторые входы схем «И» той группы, которая соответствует выбранному участку функции, подается IIoтенциал со схемы 1. В результате этого адрес функции выдается с той схемы «И», на входе которой совпадают потенциалы участка функции и потенциал адреса функции.

Пусть, например, входная информация гюдается в виде десятнразрядного кода, что соответствует числу, изменяющемуся от 0 до

1024. Необходи мо обеспечить выдачу адресов с восьмыми равных между собою участков (каждый участок соответствует числу 128). При этом на первом участке адреса должны соответствовать каждому значению входного кода, т. е. число адресов должно быть равно 128.

На каждом последующем участке адреса должны,выдаваться через 2, 4, 8, 16, 32, 64

128 дискретных единиц изменения входного кода.

В связи с тем, что каждый участок содержит 128 дискретных единиц, дешифратор адреса дешифрирует семь разрядов входного кода, а схема 1 дешифр ирует три разряда, (что соответствует номерам восыми участков функции) .

Тогда число адресных схем «И» в группе, соответствующей первому участку, равно 128, второму участку — 64, третьему — 32, четвер. тому — 16, пятому — 8, шестому — 4, седьмому — 2, восьмому — 1.

10 Фупкциональньш дешифратор, содержащий схему сдвига, входы которой соединены с шинами подачи входного .кода, схему выбора участка функции, дешифратор адреса и группы адресных схем «И», отличающийся

15 тем, что, с целью упрощения устройства, шины подачи разрядов входного кода, соответствующих линейному участку функции, соединены с входами схемы выбора участка фуикции, выходы которой подключены к управ20 ляющим входам схемы сдвига, адресные выходы последней соединены с входами дешифратора адреса, выходы которого связаны ic первыми входами соответствующих адресных схем «И» каждой из групп, вторые входы ад25 ресных схем «И» каждой пруппы объединены и соединены с соогветствующим выходом схемы выбора участка функции.

Патент ссср 417786 Патент ссср 417786 

 

Похожие патенты:

Шифратор // 2058668
Изобретение относится к автоматике и вычислительной технике и позволяет повысить достоверность информации, вводимой в цифровые приборы, работающие в условиях воздействия электромагнитных помех и разрядов статического электричества

Изобретение относится к области преобразования кодов и может быть использовано в системах обработки информации многоканальных измерителей

Шифратор // 2033691
Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации при реализации цифровых вычислительных машин и элементов дискретной автоматики
Наверх