Дешифратор

 

.,.

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

430375

Союз Советских

Социмистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства— (22) Заявлено 07.02.72 (21) 1745627, 18-24 с присоединением заявки М— (32) Приоритет—

Опубликовано 30.05.74. Бюллетень М 20

Дата опубликования описания 22.01.75 (51) М.Кл. G 061 5/02

Государственный комитет

Совета Министров СССР ео делам изобретений и открытий (53) УДК 681.325. .53 (088.8) (72) Авторы изобретения

Г. H. Буратов, В. В. Концур и В. В. Федоровский

Институт автоматики (71) Заявитель (54) ДЕ Ш Ы Ф РАТО Р

Изобретение относится к области автоматики и вычислительной техники и предназначено для преобразования кодов.

Известен дешифратор для распознавания команд с последовательной посылкой частотных импульсов, содержащий усилитель мощности, соединенный с частотными избирателями, детекторными преобразователями, схемаати совпадения, элементами памяти, задержки и «НЕ».

Предложенное устройство отличается тем, что выход каждой схемы совпадения первой группы соединен с входом соответствующей схемы совпадения второй группы, выход которой связан с входом соответствующего элемента памяти, выход элемента памяти через элемент «НЕ» — с входами остальных схем совпадения второй группы, а выход элемента задержки — с входами дополнительных элементов задерокки и «НЕ», выходы которых связаны с входами дополнительной схемы совпадения, выход последней подключен к входу дополнительного элемента памяти, выход этого элемента памяти — к входу дополнительной собирательной схемы, второй вход которой связан с выходом дополнительного элемента задержки, выходы схем совпадения первой группы элементов памяти, дополнительного элемента памяти соединены с входами всех схем совпадения второй группы.

Это позволяет повысить надежность, помехоустойчивость и расширить область применения устройства.

На чертеже показана схема описываемого

5 у стройства.

Устройство содержит усилитель 1 мощности, частотные избиратели 2 — 6, детекторные преобразователи 7 — 11, элементы «НЕ» 12 — 16, схемы 17 — 21, 22, 23 — 27, 28 — 47 совпадсния;

1р собирательные схемы 48 и 49, элементы 50 — 55 памяти; элементы «НЕ» 56 — 61; элеътенты 62 и

63 з а дер жк и.

При поступлении первого импульса сигнала на схему 17 совпадения, он одновременно через элемент «НЕ» 12 осуществляет «запрет», воздействуя на схемы 18 — 21. Сигнал «едипппа» с выхода схемы 17 подается на собирательную схему 48 и выходные схемы 31, 34, 37 и 44.

С выхода элемента 62 задержки сигнал проходит на дополнительную схему 63 задержки и элемент «НЕ» 56, а далее па дополнительную схему 22 совпадения, дополнительный элемент 50 памяти и дополнительную собирательную схему 49, с которой сигнал поступа25 ет на все входы собирательных схем второн группы 23 — 27. С выхода элемента 50 памяти сигнал поступает на все входы выходных схем

28 — 47 совпадения. зо Одновременно на выходе схемы 23 совпа430375

3 дения появляется сигнал «единица», который через элемент 51 памяти попадает на выходные схемы совпадения.

Прохождение импульса аналогично.

Предмет изобретения

Дешифратор, содержащий усилитель мощности, выход которого соединен с входами частотных избирателей, выход каждого из которых через соответствующий детекторный преобразователь соединен с входом соответствующей схемы совпадения первой группы схем совпадений и через элемент «НЕ» с входами остальных схем совпадений той же группы, вы ходы всех схем совпадений первой группы соединены с входами собирательной схемы, выход последней соединен с входом элемента задержки, выход которого соединен с входами гсех выходных схем совпадения, вторую группу схем совпадения, элементы памяти, «НЕ», дополнительные элементы «НЕ», памяти, задерхкки, схему совпадения, собирательную схему, от,гг чающийся тем, что, с целью повы4 шения надежности, помехоустойчивости и расширения области применения, выход каждой схемы совпадения первой группы соединен с входом соответствующей схемы совпадения второй группы, выход которой соединен с входом соответствующего элемента памяти, выход последнего через элемент «НЕ» соединен с входами остальных схем совпадения второй группы, выход элемента задержки соединен с

1О входами дополнительных элементов задержки и «НЕ», выходы которых соединены с входами дополнительной схемы совпадения, выход последней соединен с входом дополнительного элемента памяти, выход которого соединен с входом дополнительной собирательной схемы, второй вход которой соединен с выходом дополнительного элемента задержки, выходы схем совпадения первой группы, элементов памяти, дополнительного элемента памяти соединены с входами соответствующих выходных схем совпадения, а выход дополнительной собирательной схемы соединен с входами всех схем совпадения второй группы.

430375

Составитель В. Игиатущенко

Техред А. Камышникова

Корректор О. Тюрина

Редактор И. Грузова

МОТ, Загорский цех

Заказ 5414 Изд. М 1634 Тирзгк 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )K-35, Раушская наб., д. 4/5