Патент ссср 422043

 

ОП ЙСАНИЕ

ИЗОБРЕТЕН ИЯ

422043

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

3 я в и с!! м ое От я вт. It t I, tñò(., 11>(T ll 3

ЗЯЯВ ietlo 12.07.72 1809642 18-24 с присоединением заявки №вЂ”

Приоритет—

Опубликовано 30.03.74. Бюллетень ¹ 12.Ч. К,. С»c» 40

Государственный комитет

Совета Министров СССР по делам изобретений и открытий

УДК 681,327.025 (088.8) Дата опубликования описания 06.02.75.

Авторы изобретения

И. Я. Готовцев, И. Ф. Дымов, С. А. Еремин, А. И. Стоянов, А. И. Ткачев и В. С. Хорошунов

Заявитель ГРИГГЕРНАЯ ЯЧЕИКА ПАМЯТИ

Триггериая ячейка памяти включает в себя транзисторы (, 2 нагрузки, усилительные

Изобретение относится к оолясти вычислительной техники и может бь!ть применено н заиoMиHàloщих устройствах с малой потребляемой мощностью со считыванием без разруп1ения информации, а также в системах автоматики и телемеханики.

Известны триггерные ячейки памяти, содержащие в каждом плече транзистор нагрузки:t усилительный транзистор, база которого соединена с базой адресного транзистора и с коллектором иагрузочиого транзистора противоположногo илс !я.

Цель изобрстеtllllt — с ииженис 110Tp(.()лясмой мощности.

3То достигается тем, что коллектор усили тельного транзистора подключен к оязс адресного транзистора того жс плсча и к баз. т))(lнзисто)э(1 ияг!р ) зки иротивополож1!ОГО плеча, причем эмиттеры транзисторов нагрузок через дополиитсльш>гй диод, включенный в обратном иаправлсчши, соединены с коллекторами адресиыi транзисторов и чсрсз второй дополнительный диод с эмиттерами усилительных транзисторов и клеммой выбора ячейки.

Схема предложенной триггерной ячейки памяти показана иа чертеже. транзисторы 8, 1, адресные транзисторы (), )), два дополнительиыx диода 7. 8.

База адресного транзистора 5 (6) соединена в противоположном плечс с базой транзистора 2(1) нагрузки, с оязой ус!!лительtlol() транзистора 4(8) и в том же плече с коллекторами транзисторов 1, 8. )питтери! усилительных транзисторов 8, 4 соединены между собой и подключены к клемме выоора ячейки

1() и через дополнитсл(и)ый дноT (3 к эмиттсрям транзисторов 1, 2 нагрузок, которl lc через пгорой дополнительный диод 7 и()дсосдиисч1ы к коллекторам я;1рссlll>lx транзисторов ), 6 II источнику 1111THIIIItt, )AIIITT(ры (!др((ll! Ix трлн1 > зисторов 5, 6 связлиы (выходами (.xi ìû, Работает прсдлож llllo(устройств() слс дуюI l I I I Ì 00 р> Я 3 О >>! .

В лlооо.(1 1!3 дв> .х (()(Tosl llllll !1) !! ГГ()I!0!I и !(. Ilки памяти в каждом плече один из тряи 311(. òo20 ров закрыт (одно плечо — - транзисторы 1, 8, второе — транзисторы 2, 1) .

Пусть в исхо tttoil состоянии транзистор 2 нагрузки и усилительный транзистор 8 закрыты, а аналогичные транзисторы 1, 1 в других

25 плечах открыты, что соответствует хранении) логической «1». В этом состоянии ток проходит только через открытые транзисторы 1, 4 11 дополнительный диод 7, включенный в обратном направлении, 1юэтому общий ток через зо я IcHK) очень мал

422043

Составитель Р. Яворовская

Редактор И. Грузова Техред Е. Борисова Корректор О, Тюрина

Заказ 5591 Изд. № 1428 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Череповецкая городская типография,1ля за!11!си информации логичсскОЙ «1» на выходы ячейки подают напряжения, соответствукнцис этой информации, а именно на выход

9 — - высокий уровень напряжения, а на выход

10 — низкий уровень напряжения. После это- 5 го на клемму 11 выбора ячейки поступает наи ря>кение выборки (0,5 в) .

1:.ели в ячейке до записи хранилась информация логической «1», то ячейка не изменяет своего состояния, а если информация логичс- 10 ского «О», что соответствует закрытым транзисторам 1, 4, то при подаче на клемму выбора ячейки напряжения выборки (0,5 в) транзисторы 1, 1 открываются, и ячейка переходит в состо>!на!е логическоЙ <<1>>. 15

Запись информации, соответствующей логическому «С», происходит аналогично, При этом ни выход 9 подают низкий уровень напряжения, а на выход 10 — высокий уровень напряжения, 2Г!

В режиме хранения информации на клемме выбора ячейки !!отенциал равен ну;по, в результате чего адресные транзисторы 5, б закрыты 11 лкэбос помеховое воздействие на выходы схемы нс может изменить состояни»

Л !ЕЙ КИ.

Г1р!! считывании информации на клемму вы4 бора ячейки подают положительное напряжение, вследствие чего напряжение на базах адресных транзисторов 5, б увеличивается и открывается тот транзистор, база которого н исходном состоянии имеет более высокий потенциал. На нагрузке, подключенной к эмиттеру этого транзистора, формируется напряжение, соответствующее логической «1».

Предмет изобретения

Триггерная ячейка памяти, содержащая в каждом плече транзистор нагрузки и усилительный транзистор, база которого соединена с базой адресного транзистора и с коллекторо» нагрузочного транзистора противоположного плеча, от,шчающаяся тем, что, с целью снижения потребляемой мощности, коллектор усилительного транзистора подключен к базе адресного транзистора того же плеча и к базе транзистора нагрузки противоположного плеча, причем эмиттеры транзисторов нагрузок через дополнительный диод, включенный в обратном направлении, соединены с коллекторами адресных транзисторов и через второй дополнительный диод с эмиттерами усили тельных транзисторов и клеммой выбора ячейки.