Пересчетное устройство

 

ОП ИСАН И Е

ИЗОБРЕТЕЙ ИЯ (н1 425358

Сова Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 03.01,72 (21) 1732600/26-9 с присоединением заявки ¹ (32) Приоритет

Опубликовано 25.04.74. Бюллетень ¹ 15

Дата опубликования описания 27.09.74 (51) М. Кл. Н 03k 23/00

Государственный комитет

Совета Министров СССР ло делам нзооретений и открытий (53) УДК 621.374.32 (088.8) (72) Автор изобретения

Д. И. Степановский (71) Заявитель (54) П ЕР ЕСЧ ЕТНО Е УСТРО И СТВО

Изобретение относится к вычислительной технике и может быть использовано для построения перссчетных схем с дробным коэффициентом пересчета.

Пересчетные схемы позволят реализовать коэффициенты пересчета К, являщиеся целыми числами. Во многих практических задачах, однако, возникает необходимость в таком преобразовании частот следования импульсов, которое приводит к дробному коэффициенту псресчега. Выполнить такое преобразование с помощью известных нсресчетных схем не представляется возможным.

Цель изобретения — расширение области применения пересчетных схем за счет возможности реализации всех возможных коэффициентов пересчета, а не только тех, которые выражаются целыми числами.

Предлагаемое устройство позволяет реализовать любой дробный коэффициент пересчета с ошибкой положения выходных импульсов во времени но отношению к импульсам требуемой выходной последовательности, не превосходящей половины периода входной частоты.

Для этого предлагается с помощью пересчетной схемы, дискретных и логических схем из входной последовательности импульсов на выход устройства пропускать только те, которые наиболее близко отстоят от импульсов требуемой выходной последовательности.

Иа чертеже приведен пример реализации псрссчстной схемы для К= =7,88.

Предлагаемая пересчетная схема имеет:

1 — вход импульсов 1000 гц; 2 — схему запрета; 3 — нересчетную схему с К=7; 4 — задержку на 1 такт входнон:астоты; 5 — выход импульсов 127 гц; 6 — счетчик импульсов до

127; 7 — схема «ИЛИ»; 8 — прямой выход первого разряда счетчика; 9 — прямой выход и орого счетчика; 10 — инвертированный выход третьего разряда счетчика.

Псресчстная схема с дробпым коэффициентом пересчета образована схемой запрета 2, подключенной ко входу псресчетной схемы с коэффициентом перссчсга (F), равным ближайнпс. у целому числу, меньшему требуемого коэффициента пересчета /((/К/ — целая часть

К), выход пересчетной схемы 3 подается на счетчик импульсов 6 и одновременно служиг

20 выходом все"o устройства, определенные разряды 8., 9, 10 счетчика импульсов 6 через логическую схему 7 и схему задержки 4 подключены к запрещающему входу схемы запрета 2.

Основной вход схемы запрета 2 является вхо25 дом устройства.

Работа устройства происходит следующим образом.

Импульсы входной частоты j подаются на вход 1 н через схему запрета 2 на пересчет30 ную схему 3 с коэффициентом пересчета (К), 425358

15

Зо

55 равным ближайшему целому числу меньшему необходимого коэффициента пересчета

К (/К/ — целая часть К). Если на запрещающий вход схемы запрета 2 не подавать никаких сигналов, то для получения на выходе 5 устройства числа импульсов, равного выходной частоте F, на вход требуется подать

/К/.F импульсов. Но для реализации требуемого коэффициента пересчета F импульсов выходной частоты должны вырабатываться за

К F тактов входной частоты. Следовательно, если подать на запрещающий вход схемы

2К F /К/ F=(K) F импульсов ({К)— дробная часть числа К), то на выходе 5 устройства F выходных импульсов будут вырабатываться ровно за К F тактов входной частоты, что и позволит реализовать дробный коэффициент пересчета К. Для того, чтобы минимизировать ошибку временного положения выходных импульсов,,относительно импульсов требуемой выходной последовательности, необходимо запрещать подачу входных импульсов в строго определенные моменты времени.

Эти моменты выбираются следующим образом. Абсолютная ошибка временного положения импульса на выходе 5 устройства по огношению к импульсам требуемой последовательности равна п (К вЂ” /К/) = n(K) (n — номер импульса выходной последовательности).

Поэтому для достижения наибольшей точности импульсы на зпарещающий вход схемы 2 необходимо подавать в моменты времени, соответствующие выполнению условия (п{К)— — m/)0,5 Т,,- (Т,, — период повторения входных импульсов, m — число импульсов, ранее поданных на запрещающий вход) . Это значит, что в качестве очередного выходного импульса выбирается импульс, совпадающий с импульсом входной частоты, который расположен наиболее близко по времени к соответствующему импульсу требуемой выходной последовательности. Такой способ выбора момента подачи импульса на запрещающий вход гарантирует абсолютную ошибку, не превышающую половины периода входной частоты, так как всегда найдется импульс входной частоты, отстоящий от импульса требуемой выходной последовательности на величину, не большую половины периода частоты

Схема, вырабатывающая сигналы, которые подаются на запрещающий вход схемы 2, состоит из счетчика импульсов 6, логической схемы 7 и элемента задержки 4 на один такт входной частоты. На вход счетчика б, емкость которого численно равна значению выходной частоты F, подаются импульсы с выхода пересчетной схемы 3. Таким образом цикл работы счетчика заканчивается за F импульсов.

Логическая схема 7 подключается к выходам счетчика и реализует переключательную функцию, равную единице при тех состояниях счетчика, при которых на запрещающий вход схемы запрета должен быть подан сигнал. Из предыдущего ясно, что общее число импульсов, вырабатываемых логической схемой за цикл работы счетчика должно быть равно

F {К).

Для пояснения принципа построения подобных схем рассмотрим следующий пример.

Необходимо реализовать пересчетную схему, преобразующую входные импульсы с частотой 1000 гц в выходные импульсы с частотой

127 гц. Соответствующая схема должна иметь

1000 равный К=

127

111

=- 7 = 7,88. Пересчетная схема 3

127 коэффициент пересчета, равный /К/=7. Емкость счетчика б численно равна выходной частоте устройства F = 127. Проверка условия

/п {К) — т./) 0,5 показывает, что для получения минимальной ошибки, импульсы на запрещающем входе схемы 2 должны подаваться во все такты выходной частоты за исключением 4, 12, 20, 28, 36, 44, 52, 60, 68, 76, 84, 92, 100, 108, 116, 124-го такта.

Схема задержки служит для согласования времени прихода входного и запрещающего импульсов и принципиально не влияет на работу схемы, а только сдвигает начало отсчета на один такт.

Предмет изобретения

Пересчетное устройство, содержащее схему запрета с подключенной к ее выходу пересчетной схемой с коэффициентом пересчета, равным ближайшему целому числу, меньшему требуемого коэффициента пересчета, отл и ч а ю щ а я с я тем, что, с целью получения дробного коэффициента пересчета с ошибкой положения выходных импульсов на величину не более половины периода входной частоты, оно содержит счетчик импульсов с емкостью, численно равной значению выходной частоты, логическую схему и устройство задержки на один такт входной частоты, ри этом выход пересчетной схемы, являющийся выходом всего устройства, соединен со входом счетчика импульсов, выходы соответствующих разрядов которого через логическую схему и устройство задержки на один такт входной частоты подключены к запрещающему входу схемы запрета.

425358

Составитель Д. Голубович

Техред Л. Богданова

Редактор Е. Гончар

Корректор Л. Чуркина

Тип огр а фи я, и р. Сап уно в а, 2

Заказ 266344 Изд. № 738 Тираж 8!1 Подписное

ЦНИИПИ Государственного комитета Совета Мшшстров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5