Умножитель частоты повторения импульсов

 

пп 436444

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз СоветскиХ

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 12.07.72 (21) 1809585/26-9 с присоединением заявки № (32) Приоритет

Опубликовано 15.07.74. Бюллетень № 26

Дата опубликования описания 19.12.74 (51) М. Кл. Н 03k 23/00

Гасударственный комитет

Совета Министров СССР па делам изобретений и открытий (53) УДК 621.374.4 (088,8) (72) Автор изобретения

Б. П. Касич (71) Заявитель (54) УМНОЖИТЕЛЬ ЧАСТОТЫ ПОВТОРЕНИЯ ИМПУЛЬСОВ

Изобретение относится к области кодирования и преобразования информации.

Известны умножители частоты повторения импульсов, содержащие делитель опорной частоты, счетчик импульсов поделенной опорной частоты, счетчик импульсов опорной частоты, запоминающий регистр и схему сравнения кодов.

Однако в известных умножителях с увеличением коэффициента умножения увеличивается относительная погрешность преобразования частот и уменьшается диапазон умножаемых частот.

С целью увеличения точности умножения и расширения диапазона умножаемых частот в предлагаемом умножителе частоты повторения импульсов параллельные входы счетчика импульсов эталонной частоты подключены через первую группу вентилей переноса кодов ко входам первого запоминающего регистра, а через вторую группу вентилей переноса кодов и через первую схему «ИЛИ» — ко входам второго запоминающего регистра, выходы которого соединены со входами второй схемы «ИЛИ» и со входами ввода кодов числителя делителя частоты, подключенного входами ввода кодов знаменателя к шинам установки кодов коэффициентов умножения умножителя, счетным входом через один из входов первой схемы «И» — к источнику эталонной частоты, первым выходом — к выходу умножителя, а вторым выходом — ко входу приема команды «Гашение» второго запоминающего регистра и через элементы за5 держки — к управляемым входам третьей группы вентилей переноса кодов и ко входу приема команды «Гашение» первого запоминающего регистра, связанного параллельными выходами через третью группу вентилей

1о переноса кодов через первую схему «ИЛИ» со входами приема кодов второго запоминающего регистра и через схему «ИЛИ вЂ” НЕ» с первыми входами второй и третьей схем «И», вторые входы которых подключены к выходу

15 схемы привязки импульсов эталонной частоты к асинхронному сигналу, при этом выход второй схемы «ИЛИ» подключен к третьему входу второй схемы «И», ко второму входу первой схемы «И» и через схемы «НЕ» — к

20 третьему входу третьей схемы «И», а выходы второй и третьей схем «И» подключены соответственно к управляемым входам первой и второй групп вентилей переноса кодов.

На чертеже приведена функциональная схе25 ма умножителя частоты повторения импульсов.

Умножитель частоты повторения импульсов содержит счетчик 1 импульсов эталонной частоты, первый и второй запоминающие реЗО гистры 2 и 3, делитель частоты 4, первую, 436444

10 о<- а

F»

45 э живых, — — = Я вх

50

55 б0 где выход — ВХ вторую и трстью группы вентплсй 5 — 7 переноса кодов, первую и вторую схемы «ИЛИ»

8 и 9, первую, вторую и третью схемы «И» 10—

12, схему «ИЛИ вЂ” НЕ» 13, схему «НЕ» схему 15 привязки импульсог эталснной ÷àстоты к асинхронному сигналу, элементы задержки 16 — 19, входы 20 вводов кодов числителя и входы 21 ввода кодов знаменателя.

Предлагаемый умножитель работает следующим образом.

Импульсы умножаемой частоты поступают на вход схемы 15 привязки импульсов эталонной частоты к асинхронному входному сигналу. На выходе схемы 15 с каждым входным импульсом со сдвиго: на интервал времени появляется импульс, совпадающий во времени с одним из импульсов эталонной частоты, поступающей на вход счетчика импульсов эталонной частоты.

Выходной импульс схемы 15 через элемент задержки 16 поступает на входы схем «И»

11 и 12.

К моменту появления импульса на выходе элемента задержки 16 первый запоминающий регистр 2 находится в нулевом состоянии, а во втором запоминающем регистре 3 находится число, равное F,7;, где F; — импульсы эталонной частоты; Т; — длительность предыдущего i-го периода входной частоты

F, (Р,,- — асинхронный входной сигнал).

С выходов схемы «ИЛИ вЂ” HE» 13 и «ИЛИ»

9 на входы схем «И» 11 и 12 и на вход схемы «НЕ» 14 поступа|от потенциалы, соответствующие коду «1». Делитель частоты 4 находится в рабочем состоянии, схема «И» 11 подготовлена, а схема «И» 12 нс подготовлена к реализации логической операции «И».

Импульсный сигнал, появившийся на выходе элемента задержки 16, через схему «И» 11 поступает на управляемые входы первой группы вентилей 5 переноса кодов, вследствие чего в первый запоминающий регистр 2 записывается код числа F,.Т;+ь Этот же сигнал через элемент задержки 17 поступает на вход установки в ноль счетчика импульсов.

Для обеспечения переноса кодов без искажений время задержки элемента 16 выбирается большим длительности переходных процессов в счетчике импульсов. Суммарная задержка элементов 16 и 17 должна быть меньшей длительности периода эталонной частоты.

Делитель частоты 4 реализует дробный

P коэффициент деления ) 1, причем через каждыс P импульсов, поступающих на вход делителя частоты 4, на втором выходе Г„„, появляется импульс, а на его первый выход

Р,„,, проходит Q импульсов. Частота на втором

4

Со второго выхода делителя частоты 4 импульсы поступают на вход приема команды

«Гашение» второго запоминающего регистра

3 и далее через элементы задержки 18 и 19— на управляемые входы второй группы вентилей 6 переноса кодов и на вход приема команды «Гашение» первого запоминающего регистра 2. Длительность переходных процессов управляемого делителя и время задержки элементов 18 и 19 в сумме должны быть меньше периода эталонной частоты.

Так как умножитель построен на принципе предварительного измерения периодов умножаемой частоты с последующим использованием результатов измерений для образования выходной частоты, то импульсы со второго выхода делителя частоты 4 поступают с запаздыванием относительно импульсов умножаемой частоты. Время запаздывания определяет фазовый сдвиг между импульсами входной и выходной частот и зависит от тенденции и скорости изменения умно>каемой частоты.

Для умножаемых частот с постоянным периодом повторения импульсов фазовый сдвиг является постоянным, и импульсы на втором выходе делителя частоты 4 появляются раньше, чем импульсы окончания измерения последующих периодов умпожаемой частоты, при этом в паузе между импульсами эталонной частоты последовательно производятся

«Гашение» второго запоминающего регистра

3, перенос числа из первого запоминающего регистра 2 во второй запоминающий регистр

3 и «Гашение» перьвого запоминающего регистра 2. Так как Г„- =- const, то содержимое второго запоминающего регистра 3 не изменяется (при условии пренебрежения погрешностью дискретности).

Коэффициент деления делителя частоты 4 будет соответствовать значению

Р Р, K= — =

Q Fnx и, следовательно, средняя частота повторения импульсов на первом выходе делителя частоты 4 равна

Импульсы на втором выходе делителя частоты 4 появляются раньше, чем импульсы окончания измерения последующих периодов умножаемой частоты и в том случае, когда на вход умножителя поступают импульсы с переменной частотой, характер изменения периодов которой удовлетворяет условие

Ti .4,(Ti+Ti+i

t> — время запаздывания импульсов на втором выходе управляемого делителя частоты 4 относительно импульсов умножаемой частоты;

Т;, Т;+, — периоды умножаемой частоты.

436444 где ьт = f(/), 65

Средняя частота повторения импульсов на первом выходе делителя частоты 4 равна

F, =QF, а на втором выходе ВЫХОД: ВХ

В случае проявления тенденции к понижению умножаемой частоты по мере уменьшения входной частоты фазовый сдвиг между импульсами умножаемой частоты и импульсами, поступающими со второго выхода делителя частоты 4, уменьшается; когда он становится меньше периода умножаемой частоты, импульсы на втором выходе делителя появляются раньше, чем в первый запоминающий регистр 2 записываются числа, соответствующие измеренным значениям последующих периодов умножаемой частоты. В этом случае после «Гашения» второго запоминающего регистра 3 и до прихода очередного импульса умножаемой частоты делитель частоты 4 находится в нерабочем состоянии, первая схема «И» 11 неподготовлепа, а вторая и третья схемы «И» 10 и 12 подготовлены к выполнению логических операиий «И». Очередной импульс умHîæàåìîé частоты через третью схему «И» 12 поступает на управляемые входы третьей группы вентилей 7 переноса кодов, вследствие чего во второй запоминающий регистр 3 записывается содержимое счетчика 1, а на выходе второй схемы

«ИЛИ» 9 появляется потенциал, соответствующий коду «1».

Импульсы эталонной частоты начинают поступать через вторую схему «И» 10 на вход делителя частоты 4. В момент, когда фазовый сдвиг становится меньше периода умножаемой частоты, частота повторения импульсов на втором выходе делителя частоты 4 равна

Г,ы„, =

T;+ hT а на первом выходе р Q

ВЫХу где AT — приращение периодов умножаемой частоты.

При проявлении тенденции к повышению умножаемой частоты по мере уменьшения длительности периодов умножаемой частоты фазовый сдвиг между импульсами умножаемой частоты и импульсами, поступающими со второго выхода делителя частоты 4, увеличивается. В момент времени, когда фазовый сдвиг станет больше двух периодов умножаемой частоты, очередной импульс умножаемой частоты появится на входе умножителя раньше, чем произведется перезапись кода из первого запоминающего регистра 2 во второй запоминающий регистр 3.

Во втором запоминающем регистре 3 содержится код числа F,TI, а в первом запоминающем регистре 2 — код числа F,T +<, поэтому первая и третья схемы «И» 11 и 12 неподготовлены к выполнению логической операции «И». Импульс, поступающий на вход умножителя, совпадает во времени с момента окончания отсчета i + 2-го и началом отсчета

1+3-го периодов умножаемай частоты. Этот импульс поступает только на вход установки в 0 счетчика 1.

В момент окончания процесса преобразования делителем частоты 4 -го периода умножаемой частоты на втором выходе делителя частоты 4 появляе;ся импульс, вследствие чего последовательно производится «Гашение» второго запоминающего регистр", 3, перезапись кода числа Г,,Т;+ из первого запоминающего регистра 2 во второй запоминающей регистр 3 и «Гашение» первого запоминающего регистра 2. Потенциал, соответствующий коду «1» и поступающий с выхода схемы «ИЛИ вЂ” г1Е» 13, подготавливает первую схему «И» 11 к выполнению логической операции. Импульс окончания i+3-го периода умножаемой частоты через первую схему «И»

11 поступает на управляемые входы первой группы вентилей 5 переноса кодов, вследствие чего в первый запоминающий регистр 2 записывается код числа Г,Т+ .

В момент окончания отработки делителем частоты 4 i + 1-го периода и начала отработки i+ 3-ro периода умножаемой частоты фазовый сдвиг между умножаемой частотой и частотой, поступающей со второго выхода делителя частоты 4, скачком уменьшается до значения меньшего, чем два периода умножаемой частоты.

В случае, когда после первого скачкообразного изменения фазового сдвига, изменение умножаемой частоты сохраняется прежней, скачкообразные изменения фазового сдвига повторяются, причем частота повторения скачков зависит от скорости изменения умножаемой частоты и увеличивается с увеличением последней.

Скачкообразное изменение фазового сдвига на выходах делителя частоты 4 проявляется в том, что один из периодов частоты, поступающей со второго выхода делителя частоты

4, скачкообразно уменьшается и соответственно в течение временного интервала, равного длительности этого периода, частота на первом выходе делителя частоты 4 увеличивается.

Относительная погрешность преобразования частоты и диапазон умножаемых частот не зависит от коэффициентов умножения частоты

;a=0, +1, — 1, э FBõ где 6 — относительная погрешность преобра. зования частоты:

436444 делителя частоты, подключенного входами ввода кодов знаменателя к шинам установки кодов коэффициентов умножения умножителя, счетным входом через один из входов пер5 вой схемы «И» — к источнику эталонной частоты, первым выходом — к выходу умножителя, а вторым выходом — ко входу приема команды «Гашение» второго запоминающего регистра и через элементы задержки — к уп10 равляемым входам третьей группы вентилей переноса кодов и ко входу приема команды

«Гашение» первого запоминающего регистра, связанного параллельными выходами через третью группу вентилей переноса кодов и че15 рез первую схему «ИЛИ» — со входами приема кодов второго запоминающего регистра и через схему «ИЛИ вЂ” НЕ» — с первыми входами второй и третьей схемы «И», вторые входы которых подключены к выходу схемы

20 привязки импульсов эталонной частоты к асинхронному сигналу, при этом выход второй схемы «ИЛИ» подключен к третьему входу второй схемы «И», ко второму входу первой схемы «И» и через схему «НЕ» — к

25 третьему входу третьей схемы «И», а выходы второй и третьей схем «И» подключены соответственно к управляемым входам первой и второй групп вентилей переноса кодов. в — случайная величина, определяющая погрешность дискретности измерения периодов умножаемой частоты.

Верхний предел умножаемых частот ограничен заданной относительной погрешностью преобразования частоты и быстродействием логических элементов умножителя макс эмакс вк исак = иакс

Предмет изобретения

Умножитель частоты повторения импульсов, содержащий счетчик импульсов эталонной частоты, выходы которого подключены ко входам первого запоминающего регистра, и делитель частоты, отличающийся тем, что, с целью увеличения точности умножения, параллельные выходы счетчика импульсов эталонной частоты подключены через первую группу вентилей переноса кодов ко входам первого запоминающего регистра, а через вторую группу вентилей переноса кодов и через первую схему «ИЛИ» — ко входам второго запомина1ощего регистра, выходы которого соединены со входами второй схемы

«ИЛИ» и со входами ввода кодов числителя

Заказ 3436/13 Изд. № 1837 Тираж 811 Подписное

ЦНИИПИ Государственного комитета

Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель Т. Афанасьева ц Редактор Т, Морозова Техред Т. Курилко

Корректор Л. Орлова