Экстраполятор приращений для однородных цифровых интегрирующих структур /оцис/ с плавающей запятой

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (и) 443397

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 30.10.72 (21) 1846336/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 15,09.74. Бюллетень № 34

Дата опубликования описания 23.06.75 (51) М. Кл. G 061 1/02

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК, 531.721(088.8) (72) Авторы изобретения

О. Б. Станишевский, Л. И. Виневская и Л. М. Недостоева (71) Заявитель

Таганрогский радиотехнический (54) ЭКСТРАПОЛЯТОР ПРИРАЩЕНИЙ ДЛЯ ОД ОД

ЦИФРОВЫХ ИНТЕГРИРУЮЩИХ СТРУКТУР C ПЛАВАЮЩЕЙ

ЗАПЯТОЙ

Изобретение относится к области вычислительной техники и может быть использовано в однородных цифровых интегрирующих структурах (ОЦИС) с плавающей запятой.

Известны экстраполяторы приращений цифровой интегрирующей машины с полноразрядными приращениями, работающие по формуле экстраполяции и-го порядка с числами, запятая которых фиксирована, и состоящие из регистров, сумматоров, преобразователей кодов, блоков выделения значащей части числа.

Предложенный экстраполятор отличается от известных тем, что для выполнения экстраполяции с плавающей запятой он содержит схему сдвига мантисс на один разряд влевовправо, схему управления сдвигами и анализа мантисс и схему сборки. Выходы сдвигающих регистров соединены со входами схем сдвига мантисс, два выхода которых соединены с управляющими входами схемы сдвига мантисс, а третий соединен через схему сборки с выходной шиной экстраполятора.

На чертеже представлена блок-схема предлагаемого экстраполятора, где:

1 и 2 — сдвигающие регистры для хранения мантисс Vm(и V m; разностей Vz, и V з; в порядке П; на i-ом шаге;

3 — 6 — комбинационные сумматоры;

7, 8 — преобразователи кода;

9, 10 — блоки выделения значащей части числа;

11, 12 — схема сдвига мантисс на один разряд влево-вправо;

13 — схема управления сдвигами и анализа мантисс;

14 — схема сборки.

Блоки преобразования кода предназначены для инверсии кода и размножения знака числа. Размножение знака числа необходимо для выравнивания весов разрядов чисел при сложении в дополнительном коде.

Блоки выделения значащей части числа предназначены для выделения в числе количества разрядов, установленного при проектировании ОЦИС.

Схема сдвига мантисс на один разряд влево L — вправо Я имеет два управляющих входа, на которые поступают сигналы R(i+11 .и 1.(;+ц с выхода схемы 13 управления сдвигами и анализа мантисс. Эта схема анализирует следующие величины:

Vm((+>) с выхода первого сдвигающего регистра 7 т(,+2) с выхода сумматора 3

V m(,+1) с выхода сумматора 4

P":m (;+2) с выхода сумматора 6

Алгоритм работы данного экстраполятора приращений где:

30

7 Л«+ ) = 2(«<) — 2) (2) (3) где:

i — номер шага экстраполяции;

Vz "<;+2) — экстраполированное,на один шаг вперед значение приращения; г(;+1), V -z(;».() и V z(;+<) — разности приращений первого, второго и третьего порядков.

На каждом шаге вычислений хранятся первая и вторая разности Vz; и V z„, причем хранятся лишь мантиссы Vm; и V m„. На ((+1)-ом шаге вычисляются вторая и третья разности по формулам (2), (3), (4) и запоминаются мантиссы Vm(<+<) и V2ò(;+<) для следующего шага.

На управляющих входах схемы сдвига существует потенциал сдвига мантисс ф+)) или

R(;»<), полученный в предыдущем шаге. В данном экстраполяторе передача и учет приращений порядков производится с запаздыванием на один шаг. В результате сдвига мантисс приращения имеют порядок П«».1), следовательно, на входы всех сумматоров слагаемые поступают в одном порядке.

Поступающая на вход экстраполятора мантисса Vm(<» () приращения Vz«» <) в порядке

П(<+<) проходит на вход сдвигающего регистра

1 через блок 9 выделения значащей части числа, на входы сумматоров 3 и 6. С выходов регистров 1 и 2 мантиссы Vm; и V т; приращений Vz; и V z; в порядке П, поступают на входы схемы 11, 12 сдвига мантисс. На выходе этих блоков мантиссы имеют уже порядок

П(,» <). На сумматоре 3 выделяется величина

V г«»() по формуле 2, на сумматоре 5 — величина V z*(;» <) по формуле 4, на сумматоре

6 — величина Vz+(;» <) по формуле 1.

В процессе вычисления в регистр 1 записывается мантисса «(;».<) в порядке П(;» (), в регистр 2 — V ò(;»<) в этом же порядке.

После вычисления величины Vz*(;+2) схема

13 управления и анализа сдвига мантисс анализирует мантиссы Vm (+2) Vm(+f) V2т(<+<), V т((+)). По результатам анализа схема 13 вырабатывает сигналы R(;»2), L((».q) и приращение порядка V +(<+2) Сигналы R(<+2) и 1.«+2) будут учтены в следующем шаге.

VH(<»2) поступает на выход экстраполятора через схему сборки 14.

После прохождения приращения порядка на выход экстраполятора через ту же схему сборки 14 поступает мантисса Vm*(„ ».2) выходного приращения.

Предмет изобретения

Экстраполятор приращений для однородных цифровых интегрирующих структур с плавающей запятой, содержащий сдвигающие регистры, комбинационные сумматоры, преобразователи кода, блоки выделения значащей части числа, отл ича ющи йся тем, что, с целью расширения области применения устройства, он содержит схему сдвига мантисс на один разряд влево-вправо, схему управления сдвигами и анализа мантисс и схему сборки, выходы сдвигающих регистров соединены со входами схем сдвига мантисс, выходы которых соединены с входами преобразователей кода, выходы первого сдвигающего регистра и трех комбинационных сумматоров соединены с входами схемы управления сдвигами и анализа мантисс, два выхода которой соединены с управляющими входами схем сдвига мантисс, а третий соединен через схему сборки с выходной шиной экстраполятора, выход

40 четвертого комбинационного сумматора соединен с входом первого сумматора.

443397

Составитель А. Воронина

Текред Т. Миронова

Корректор А. Степанова

Редактор H. Коган

Типография, пр. Сапунова, 2

Заказ 1103/6 Изд. М 1223 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открыт1 й

Москва, Ж-35, Раушская наб., д. 4/5