Цифровой интегратор

 

О Il И C А Н И Е 328482

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено ЗО.Х.1970 (№ 1493985 18-24) с присоединением заявки №

Приоритет

Опубликовано 02.11.1972. Бюллетень № 6

Дата опубликования описания 27.III.1972,Ч. Ел. 6 06i 1 02

Комитет оо делам изооретений и открытий ори Совете Министров

СССР

УЛК 681.332.64(088.8) Авторы изобретения

А. Г. Алексеенко, А. А. Антонишкис, В. Н. Глухов, С, А. Еремин, А. Н. Маковий, О. Б. Макаревич и В, H. Мышляев

Заявитель

g л г е II (g n! g л 1

ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к области вычислительной техники и может быть использовано для построения цифровых интегрирующих машин параллельного и последовательного типов.

В известных цифровых интеграторах, содержащих сумматоры для получения подынтегральной функции и остатка интеграла, регистры подыптегральной функции и остатка интеграла, множительное устройство и схему выделения приращения и восстановления остатка интеграла, имеет место ограниченность их функциональных возможностей. Такие интеграторы не могут выполнять функций следящего интегратора. Дополнение же цифрового интегратора следящим интегратором усложняет арифметическое устройство последовательной цифровой интегрирующей машины, которое, в этом случае, работает то как цифровой, то как следящий интегратор. По этой же причине усложняется универсальный решающий блок параллельной цифровой интегрирующей машины.

Простые универсальные решающие блоки, способные выполнять функции и цифрового, н следящего интеграторов, необходимы для построения параллельной цифровой интегрирующей машины в виде однородной цифровой интегрирующей структуры, состоящей из таких блоков н элементов коммутации. Однородные цифровые интегрирующие структуры представляют новое перспективное направление в развитии цифровых интегрирующих машин, так как способность изменения схемы соединения универсальных решающих блоков путем перестройки элементов коммутации существенно увеличивает надежность н функциональные возможности параллельной цифровой интегрирующей машины.

10 Однако применение не одного, а двух типов решающих блоков (цифрового и следя IeIo интеграторов) снижает технологичность их изготовления, увеличивает стоимость цифровых интегрирующих машин и расходы по нх

15 эксплуатации. Это становится особенно существенным при изготовлении решающих блоков на основе больших интегральных схем, каждая из которых содержит целый решающий блок, так как подготовка н налаживание про20 нзводства каждого нового типа схемы является довольно трудоемким и дорогостоящим процессом.

Предлагаемый цифровой интегратор позволяет расширить его функциональные возмож25 ности без существенного усложнения схемы, упростить арифметическое устройство последовательных цифровых интегрирующих машин и универсальных решающих блоков»араллельных цифровых интегрирующих маЗО шнн. для чего в интегратор введены коммута328482

65 тор и схема блокировки знака, вход которой соединен с выходом регистра остатка интеграла, а выход — с одним из входов сумматора для получения остатка интеграла с одним из входов коммутатора. Другой вход коммутатора соединен с выходом множительного устройства, а выход коммутатора соединен с одшгм из входов схемы выделения при ращения и восстановления остатка, при этом третий вход коммутатора и второй вход схемы блокировки знака связаны с входом управления указанным коммутагором и схемой блокировки знака.

На чертеже представлена блок-схема цифрового интегратора.

Цифровой интегратор содержит сумматор 1 для получения подынтегральной функции, который имеет два входа и один выход. Один из входов — вход 2 приращений подынтегральной функции, а другой вход соединен с выходом регистра 8 подьштегральной функции, вход которого соединен с выходом сум- матора для получения подьштегралыюй функции. Кроме того, выход сумматора связан с одним пз входов множительного устройства

4, другой вход которого — вход 6 приращений независимой переменной.

Выход множительного устройства связан с одним пз двух входов сумматора 6 для получения остатка интеграла, с одним из трех входов коммутатора 7 и с одним из трех входов схемы 8 выделения прпращешгя и восстановления остатка интеграла.

Выход сумматора 6 для получения осгат«а интеграла соединен со вторым входом схемы выделения приращения и восстановления остатка интеграла, третий вход которого соединен с выходом коммутатора, Второй вход сумматора б для получения остатка интеграла и второй вход коммутатора связаны с выходом схемы 9 блокировки знака, один из двух входов которой через регистр 10 остатка интеграла связан с выходом

11 остатка интеграла схемы выделения приращения и восстановления остатка интеграла, причем эта схема имеет один выход — выход

12 приращения интеграла.

Второй вход схемы блокировки знака и третий вход коммутатора связаны со входом 13 управления коммутатора и схемы блокировки знака.

Назначение введенных в цифровой интегратор новых элементов — схемы блокировки знака и коммутатора — заключается в следующем: — схема блокировки знака в зависимости от управляющего сигнала на входе 18 либо пропускает без изменения поступающее на ее вход число, либо блокирует передачу знака этого числа, записывая »а листе знакового разряда логический нуль; — коммутатор в зависимости от управляющего сигнала на входе 18 пропускает сигнал

50 на вход схемы 8 либо число с выхода множительного устройства, либо число с выхода схемы блокировки знака.

Для выполнения цифрового интегрирования на вход управления коммутатора и схемы блокировки знака подается такой сигнал, при котором содержимое регистра остатка интеграла проходит без изменения через схему блокировки знака, а коммутатор пропускает содержимое регистра остатка интеграла на вход схемы 8. При этом коммутатор и схема блокировки знака не влияют на выполнение цифрового интегрирования, которое осуществляется обычным образом.

Для выполнения функций следящего интегратора на вход управления коммутатора и схемы блокировки знака подается такой сигнал, при котором коммутатор пропускает на вход схемы 8 число с выхода множительного устройства, а схема 9 осуществляет блокировку знака числа, подаваемого на ее вход. При выполнении функций следящего интегратора регистр не используется, а на вход схемы блокировки знака подается напряжение, соответствующее логической единице. При этом с выхода схемы 9 на вход сумматора б поступает число 0,111 ... 111. На вход 2 подаются приращения функции, а на выходе множительного устройства образуется произведение текущего значения функции и приращения независимой переменной.

Если число, поступающее с выхода множительного устройства, отлично от нуля, то знак результата сложения числа 0,111 ... 111 с этим числом па сумматоре 6 будет всегда противоположен знаку последнего. Поскольку коммутатор пропускает число с выхода множительного устройства, это число поступает на схему 8 по двум выходам, что и означает формальное совпадение знаков слагаемых. Благодаря этому схема 8 осуществляет выделение переполнений так, как это необходимо для реализации функций следящего интегратора.

Таким образом, введение в цифровой интегратор двух простых схем — коммутатора и схемы блокировки знака — позволяет устройству реализовать функции цифрового интегратора и функции следящего интегратора.

Предмет изобретения

Цифровой интегратор, содержащий регистр подынтегральной функции, вход которого соединен с выходом сумматора подынтегральной функции, а выход — со входом сумматора подынтегральной функции, множительное устройство, входом подключенное к сумматору подынтсгральной функции, а выходом — к сумматору для получения остатка интеграла и к схеме выделения приращения и восстановления остатка, второй вход которой соединен с выходом сумматора для получения остатка интеграла, а выход — со входом регистра остатка интеграла, отличающийся тем, что, с

328482

Составитель В. Орлова

Тсхред 3. Тараненко

Редактор А. Батыгин

Корректор Н. Шевченко

Заказ 664, 6 И,д 1 о 1 75 Тираж 448 Подписное

Ц11ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4,5

Типография, пр. Сапунова, 2 целью расширения его функциона IbHbIx. возможностей, в него введены коммутатор, выходом подключенный к схеме выделения приращения и восстановления остатка, и схема блокировки знака, выходом подключенная к сумматору для получения остатка интеграла и к коммутатору, а первым входом к регистру остатка интеграла, вторые входы схемы блокировки знака и коммутатора подключены к входной шине управления, третий вход комS мутатора соединен с выходом множительного устройства.