Устройство для сжатия входной информации

 

О П И С А Н И Е 324638

ИЗОЬРИтЯНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 18Х.1970 (№ 1445037, 18-24) М. Кл, С 06j 1/02 с присоединением заявки №

Комитет по делам изобретений и открытий при Совете Министров

СССР

Приоритет

Опубликовано 23.Х11.1971. Бюллетень ¹ 2 за 1972

Дата опубликования описания 24.II.1972

УДК 681.325(088.8) Автор изобретения

В. М. Никитенко

Заявитель

Институт автоматики

УСТРОЙСТВО ДЛЯ СЖАТИЯ ВХОДНОЙ ИНФОРМАЦИИ

Изобретение относится к средствам для научных исследований и может быть использовано для сжатия спектра входного сигнала, необходимого при спектральном и корреляционном анализах с целью его ускорения, а также для передачи информации и для преобразования и хранения аналоговых и дискретных сигналов.

Известно устройство для сжатия входного сигнала, которое содержит преобразователь аналог — код, запоминающее устройство, преобразователь код — аналог и устройство управления, причем с помощью устройства управления полноразрядные числа с преобразователя аналог — код записываются в запоминающее устройство, где они хранятся в течение определенного времени и периодически выдаются на выходной преобразователь код — аналог.

К недостаткам этого устройства следует отнести большой объем запоминающего устройства, необходимый для размещения значений входного сигнала, которые требуются при статистической обработке информации. При увеличении динамического диапазона анализа объем памяти устройства сжатия еще больше возрастает. Это приводит к удорожанию и снижению надежности устройства сжатия.

Целью изобретения является уменьшение объема памяти при статистических расчетах, а также увеличение динамического диапазона устройства.

Эта цель достигается включением в структуру устройства сумматора приращений и размещением в памяти, вместо полноразрядных ординат, входного сигнала приращений его ординат.

Блок-схема предложенного устройства изображена на чертеже.

10 Все входы сумматора приращений 1 с помощью устройства управления 2 соединены с выходами полноразрядного числа входного преобразователя 3 аналог — код, а младшие разряды его по одной цепи непосредственно, 15 а по другой — через запоминающее устройство приращений 4 соединены с выходами приращений того же преобразователя аналог — код. Прп этом выходы сумматора приращений соединены со входами преобразова20 теля 5 аналог — код.

Преобразователь 3 аналог — код предназначен для преобразования непрерывного входного сигнала в цифровой код и образования приращения, которое является разностью между текущим и предыдущим значением ординат Л;= Y; — Y; ь Преобразователь 3 аналог — код (АК) имеет два выхода: полноразрядный выход, с которого снимается значение текущей ординаты У;, и выход прираще30 ний А324638

Запоминающее устройство приращешш 4 (ЗУП) предназначено для записи и храпения приращений входных ординат и пх знаков, а также для сжатия информации. ЗУП может быть динамического или статического типа.

Сумматор 1 суммирует приращения, поступающие параллельным кодом с выхода ЗУП с последней ординатой, выраженной полноразрядным кодом. Эта ордината является начальным условием, когорое обновляется каждый раз в начале цикла. Сумматор приращений собран по параллельной схеме и имеет количество разрядов, равное количеству разрядов входного преобразователя АК 3.

Выходной преобразователь 5 код — аналог (KA) преобразует параллельный цифровой код, поступающий с сумматора приращений, в аналоговый сигнал.

Устройство управления 2 производит запуск преобразователя аналог — код, с выходов которого полноразрядное значение ордипаты заносит в сумматор приращений 1, а значение приращения входного сигнала отсылает в

ЗУП 4 и в сумматор приращений 1.

Принцип работы устройства сжатия состоит в следующем.

Преобразователь 3 аналог — код образует полноразрядпые ординаты входного сигнала и их приращения. Последние записываются в запоминающем устройстве приращений таким образом, что при считывании из памяти вначале считываются последние приращения, а затем предыдущие. В сумматоре приращений 1 происходит восстановление ординат путем сложения следующих из памяти приращений с начальной ордипатой (которой является текущая ордината) . Восстановленные значения ординат поступают па преобразователь 5 код — аналог, с выхода которого снимается сжатый непрерывный сигнал, ось времени которого имеет отрицательное направление.

Устройство работает следующим обр азом.

Входной преобразователь АК,3 по сигналам устройства управления измеряет текущую ординату входного сигнала У; и совместно с хранящейся в нем предыдущей ординатой

Y; образует приращение ординат Л;=

= Y; — Y, ь Сигнал считывания устройства 2 в момент времени 4 заносит ординату У; в сумматор, предварительно установив его в нуль. При этом входы сумматора приращений, соединяющие его с ЗУП 4 и с выходом приращений преобразователя АК 3, заблокированы. На выходе преобразователя б код— аналог появляется аналоговое напряжение, соответствующее коду ордипаты Y;. B следующем такте 4+ приращение ордипаты Л; с обратным знаком засылается в ЗУП 4 и подается на сумматор приращений 1, где происходит алгебраическое сложение с ним ординаты У;. В результате этого па выходе сумматора образуется код ординаты У;;, а на выходе преобразователя КА 5 — соответствующее ей напряжение. В следующем такте

Для вычисления последней с точностью

6>г= 1,2 /о необходимо 4 двоичных разряда.

Если преобразователь аналог — код имеет, t:апример, 9 разрядов, то для вычисления кор45 реляционной функции с указанной точностью избыточными являются 5 разрядов (m=5) .

При эгом n=3 2 =3.2 О=3072

Количество разрядов приращения, помещаемых в ЗУ, определяется динамической

50 ошибкой преобразования и выбирается с учетом граничной частоты исследуемого сигнала.

Построенное таким образом устройство с>катия имеет небольшой объем ЗУ и большой динамический диапазон.

Предмет изобретения

Устройство для сжатия входной информации, содержащее преобразователь код — ана50 лог, блок управления, выход которого подключен ко входам преооразователя аналог код и запоминающего устройства приращений, 0T,гLI аюагеесл тем, что, с целью увеличения быстродействия устройства, оно содержит сумматор приращений, выход которого происходит сложение ординаты Y; с приращспием Л; ь которое поступает из ЗУП 4.

В результаге этого в сумматоре 1 образуется ордпната У; . В ЗУП 4 приращения ординат

5 размещаются с помощью устройства управления 2 таким образом, что последующее приращение ординаты входного сигнала считывается раньше предыдущегб. Таким ооразом, на выходе сумматора 1 будет образовыl0 ваться последовательность дискретных сигналов, ось времени которы.; имеет отрицательное направление. Процесс суммирования приращений будет происходить до тех пор, пока не будут выбраны все приращения, записанг5 ные в ЗУП 4. Это время составляет цикл работы устройства.

B преобразователе АК 3 после считывания с него координаты У, и приращения Л, происходит образование новой ординаты У;+ и приращения Л;+ь С приходом нового сигнала считывания весь цикл повторяется, причем после заполнения ЗУП 4 происходит обновление информации, т. е. стирание старой информации и запись на ее место новой.

Поскольку значение любой ординаты входного сигнала (кроме последней) получается суммированием приращений, то длину цепочки последовательных сложений с заданной ошибкой, а значит и количество приращений, помещаемых в ЗУ, можно оценить с помощью формулы: гг (.3а"", где а — основание системы считывания (в данном случае двоичной); гг — количество операций в последова35 тельной цепочке вычислений; и — количество дополнительных разрядов, которое определяется из условия точности вычисления корреляционной функции.

324638

Составитель В. Орлова

Техред 3. Тараненко

Редактор Б. Нанкина

Корректоры: Л. Бадылама и Н. Шевченко

Заказ 246/3 Изд № 1856 Тирзж 448 Подписное

Ц!1ИИПИ Комитета по делам изобретений и открытий при Совете Мш|истров СССР

Москва, )К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 подключен ко входу преобразователя код— аналог, два входа сумматора приращений подсоединены к двум выходам соответственно старших и младших разрядов преобразователя аналог — код, третий вход подключен к выходу запоминающего устройства приращений, ко входу которого подсоединен выход м.!адших разрядов преобразователя аналог— код, четвертый вход сумматора приращений соединен с выходом блока управления.