Делитель частоты на потенциальных элементах
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик (11) 447845 (61) Зависимое от авт. свидетельства (22) Заявлено 27 иИ. 72 (2@850061/26(51) М. Кл.
Н 03 к 23/02 с присоединением заявки—
Государстеенный коиктет
Соната йкнкстроа CGCD ао делам нзобретенкк н открыток (32) Приоритет
Опубликован 5н 0нЖкуллетень № 39 (») Удк62 . 374 (088. 8}
Дата опубликования описания»5.I2,74 (72) Автор изобретения
Л.В. Герман (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ НА ПОТЕНЦИАЛЬНЫХ
ЭЛИ4ЕНТАХ
Изобретение относится к импульсной технике и может быть использовано в импульсных логичесжх устройствах радиоаппаратуры различного назначения.
Известен распределитель импульсов на потенциальных элементах„ который может быть использован в
КаЧ6Стве Д6ЛИтеЛЯ ЧаотстЫо
Цель изобретения - повысить надежность устройства. Для атого единичный ВыхОд последнего разрщ ного триггера соединен с единичным входом первого оазишного триггера, входы схемы совпадения и инвер- о тирования подключены к единичным выходами первого и последнего разрядных триггеров, а выход схеиы совпадения и инвертирования подклв чен к единичным входам всех нечетных разрядных триггеров, кроме пер вого и последнего нечетйого., На чертеже изображена логическая схема предлагаемого делителя, й5
Он имеет триггер <» со счетным входом, регистр сдвига 2, состоящий из n g разрядных триггеров 3 o"уотановочннми входами /Л,коэффициент деления делителя частоты, равный 2,6, IU, I4, I8 и т.д./, схему совпаденйя и ийвертированйя
4.
Триггер 4 со счетным входом переключается пр счетному входу входными импульсами и формирует иа своих выходах управляющие инверсные уровни / овень "нуля" и уровень единиц /. Регистр сдвига 2 состоит из Г1-+ разрядных тритеров 3 о уотйновочннми входами. Нулевые входы нечетных разрядов регистра подключены к единичному выходу триггера f., аналогичные входы четных разрядов регистра — к нулевому выходу триггера 4.
Передача "едини " из разрщ(а в разряд производится с нулевого выхода каждого предыдущего разряда
447845
/триггера/ на единй;енйй вход каж<ого последуеощего разряда /триггера/ В инверсном коде.
Схема совпадения и инвертированин 4 предназначена для формирования выходного сигнала и сигнала устанОВки 6диничного состояния всех нечетных разрядных триггеров., кроме первого и последнего нечетнОГОф Входы сх6мы совпадВния и ин вертйрования 4 подключены к единичным Выходам разрядных триггеров T и " %+1 соответственно. Выход схемй совпадения и инвертйрования предназначен для формирования вы= хадного сигнала делителя частоты и одновременно подключается на едие1ичные входы всех нечетных разрядееых триггеров, кроме первого Ч; и. последнего нечетного Т для осуществления автоматичеЪкой установки делителя частоты в исходное (О(ТОЯНИ6 ПОСЛ6 ВКЛЕОЧЕНИЯ fIYiTGHNR
Исхо.цн06 сÎстояние устанавливае1;10е при появлении йерво".,о вы 0.ее10е о импульса, — разрядные триг-.
v(." 3I Э и триггер со счетным входом
4 y(;IdHuazerm в единичное состояilLl8 . В этОм состоянии с единичного
Выхода последнего разрядного триг"6g3. I,, я регистра на единичный (J
aë0ö Tg 111 I 6gÿ 1 подается Высокий
Оровень. сооте38тствуе01ций Отсутст вию сигйала. Т(3иггеры четных разреел ое....3агистра блокирсазееы 11улевым уров.".еу, THE как триггеg $ уста нОВлен Б единиче106 состояни6 е На
Оба ВХОДЫ схемы соВпадения и ина 6g 1 и1) (13ае(ия 4 подаются выс Окие урове1и, в результат6 чеГО HR 66
ВЫХОЦЕ (1 ОРМИР 6ТСЯ НУЛ6ВОЙ УРОВ6HLq
0QyiiI8cтвляеощии автоматическую установку исходногО сОстОяния, если
В lu!.1е нт Включе ния питания произо,"1ц е ус 1 ае1ои(а разрядных
ТЕ)ИГ1 еРОВ В НЕНУЖНЫ6 НаМ СЛуЧайHI!(". СОСТОЯНИЯ
,t6J,1-:е Ы Вхоцной импУль пеР6е(Аючает три1 е"ер е из единичнОГО 0(i ОЛН ИЯ Б ЕЕУЛ8306, КОТОРЫЙ М6НН»
Е 1 упра13ЛлвщИЕ урОВйИ. ТЕПЕРЬ Нулевoli уровень подан на нечетные ,>;;:З,i, Iili, регистра, а единичный уровень - 1;а четные, Триггеры четных (;,. >ецои регистра после снятия блокир».е(и устанае3лыаются в еди-., t е(ивяное состояе1ие . Иа едие1ичееом выходе первого разряда регистра
I станавливается нулев01 уровьееь.
8, ВЫХОД6 СХЕМЫ oats!IeHM«H ИНВертирования устанавливается единичныи уровень, coOTR(1 стВующий
Отсутствию ВыхоцнОГО сигнала. Второй входной имаульс перекл3чает триггер 1 из пулевого состояния в единичное, В результате чегo про исходит смена управляящих уровней,, которые блокируют четные и снимаloT блокЩ30вку с нечетных разрядов
/триггеров/ регистра. l ервеей раз,„ряд /триггер/ Т(регистра устаееав ливается в нулевое состонн ы и формирует на своем нулевом входе единичный уровень, второй подготавливает второй разряд /Tp íòåð/, о т к установлению в нулевое состояние на следующем такте .
Аналогичное переключ=неы разрядов прОисхоцит с кажцым Входным импульсом делителя частоты, С едим ничного выхоца последнего разряда
/триггера/7,„ на единичный выход первого разрядного триге ераТ„ будет продолжать поступать еде ничный уровень, соответствуе(1:ц11й
Отсутствию сигйала, что подготавливает первый разряце1ый1 триггер Т„ к установлее1ии нулевых состояний до тех пор, пока но установится
Н ЕЛОВОЕ СОСТОЯНИ6 В ПОСЛЕДЕЕем разрядном триггере. С установлеНИ6М НУЛ6ВОГО СОСТОЯНИЯ ПОСЛЕДНЕГо разрядного триггера „ на единичный вхоц первого разрядHor0 триггера Т1 поцается Fy !6aof) уровень, устанавливаю ий его В единичное состояние, Нулевой уровень на ециничном выходе разрядно= го триггера будет сохраЯ Д . .1 ееяться ДО тех НОС, II0Kd не установится В единичное сос е Ояеше раз= рядный триггер Г,котореей подГотовит разряцныи трйггер -1", < н н к приему "единицы" путем изменения единичного уровня на нулевс и уровень на его единичном выходе . В течение этого такта ециничные выходы первого и последнего разря" дов регистра будут фар,".кровать единичные уровни. При этом сое;пя: дании сигналОВ схема сОвпацения
447845 б и инвертирования 4 сформирует на своем выходе нулевой уровень, соответствующий выходному сигналу.
Это произоЯцет на g-иом входном импульсе делителя частоты, Частота. следования отрицательных импульсов выходного сигнала ву раз ниже частоты следовании импульсов входного сигнала, длительность выходного импульса равна периоду повторения импульсов входного сигнала. пРЕЩйет изОБРетениЯ
IiTit0
Делитель частоты на потенциальных элементах, содержащий разрядные триггеры с раздельными вхо6 дами и счетныи триггер единичный и нулевой вьыоды кото ого соответственно подключены к улевым вхо-дам всех нечетных и четных разряд5 .Ных триггеров, схему совпядения и
° инвертирования, о т л и ч а ю— шийся тем, что, с целью повы шения надежности, единичный выход последнего разрядного триггера
1о соединен с единичным входом первого разрядного триггера, входы схемы совпадения и инвертирования ,подключены к единичным выходам первого и последнего разрядных тригis герров, а выход схемы совпадения и инвертирования подключен к единичным входам всех нечетных раз-. рядных триггеров, кроме первого и последнего нечетйого.
