Устройство для параллельного счета количества единиц(нулей) в двоичном числе

 

ы@т c-., 50l60

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (11) 4

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Зависимое от авт. свидетельства (22) Заявлено 25.09.72 (21) 1831942/)8-24 с присоединением заявки № (32) Приоритет

Опубликовано 15,11.74. Бюллетень № 42

Дата опубликования описания 13.05.75 (51) М. Кл. G 061 5/02

Государственный комитет

Совета Министров СССР по делам изобретений н открытий (53) УДК 681.325.53 (088.8) (72) Автор изобретения

Е. Г. Быков (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПАРАЛЛЕЛЬНОГО СЧЕТА

КОЛИЧЕСТВА ЕДИНИЦ (НУЛЕЙ) В ДВОИЧНОМ ЧИСЛЕ

Изобретение относится к области вычислительной техники и предназначено для подсчета одноименных цифр в двоичных кодах.

Известно устройство для параллельного счета количества единиц (нулей), содержащее входной и выходной регистры и логическую схему, выполненную на комбинационных сумматорах.

Недостатками такого устройства, обусловленными низкой степенью регулярности связей, являются: — большое количество пересечений связей между собой; — большая длина линий связи между сумматорами логической схемы; — необходимость применения конструктивно относительно сложных ячеек сумматоров.

Вследствие этого устройство в целом усложняется; кроме того, при реализации устройства методами микроэлектроники уменьшается технологичность его изготовления.

Целью изобретения является упрощение устройства.

Указанная цель достигается созданием регулярной структуры связей между сумматора ми логической схемы, для чего входы каждого о сумматора k-й группы соединены с выхо(+ переноса 2ко и (2i — 1)-ro сумматоров сумм;й группы и с выходом суммы (i — 1)-го ч k-й группы; выходы 2i-го и (2i — 1)го разрядов входного регистра соединены со входами т-ro сумматора первой группы.

Схема устройства изображена на чертеже.

Устройство содержит и-разрядный входной регистр 1, выходной регистр 2, сумматоры 3, объединенные в группы 4 — 7.

Число групп равно log2n, число сумматоров в каждой группе равно

n/2k, где k = 1, 2,..., 1og, и.

Устройство имеет следующую структуру связей.

Выходы 2i-го и (2т — 1)-го разрядов входного регистра соединены со входами i-го сумматора первой группы. В последующих группах входы каждого i-го сумматора k-й группы соединены с выходами переноса 2i ãî и (2т — 1)-го сумматоров (k — 1)-й группы и с выходом суммы (т — 1)-го сумматора k-й группы. Выход суммы последнего сумматора каждой группы и выход переноса сумматора последней группы соединены со входами соответствующих разрядов (k+ 1) -разрядного выходного регистра. Третий вход первого сумматора каждой

25 группы свободен от связи. Он будет задействован в том случае, если число выходов переноса с сумматоров предыдущей группы является нечетным.

После установки очередного кода в регист30 ре 1 через некоторое время, равное времени

450160

Т,„,„, = тв, (и/2 — 1) + 2-.,"„ log,è, Составитель В. Игнатущенко

Редактор Б. Нанкина Техред Е. Борисова Корректоры; В. Петрова и О. Данишева

Заказ 1044/1 Изд. № 1120 Тираж 624 Подписное

IJ,HHHHH Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 распространения сигнала через сумматоры 3, на выходном регистре 2 образуется двоичный код, который является результатом подсчета количества единиц (нулей) входного кода.

Оценим быстродействие устройства: опредеделим максимальное время задержки Tm» при отработке сигналов сумматорами 3. Это время складывается из времени пробега («слева — направо») сигнала суммы вдоль сумматоров первой группы и времени пробега («снизу — вверх») сигнала переноса вдоль последних сумматоров групп 4 — 7 и равно смаке: см (ю/2 — 1) + ""см 1одд й, с . л где т,„и т,„— задержки сигналов суммы и переноса в одном сумматоре.

Сумматоры 3 могут быть выполнены на основе полусумматоров, что позволяет уменьшить Tmах до величины

4 с п где т„,, т„, — задержки сигналов суммы и переноса в одном полусумматоре.

Предмет изобретения

Устройство для параллельного счета количества единиц (нулей) в двоичном числе, содержащее и-разрядный входной регистр, logan групп сумматоров по п)гк сумматоров в каждой группе 1(k(logan), выход суммы

10 последнего сумматора каждой группы и выход переноса сумматора последней k-й группы соединены со входами соответствующих разрядов выходного регистра, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, вхо15 ды каждого i-ro сумматора k-й группы соединены с выходами переноса 2ко и (2i — 1)-ro сумматоров (k — 1) -й группы и с выходом суммы (i — 1)-го сумматора k-й группы, выходы 2i-го и (2i — 1)-го разрядов входного реги20 стра соединены со входами |-го сумматора первой группы.