Устройство для моделирования интегро-дифференцирующих звеньев

 

Ь ь (11) 452840

ОП ИСАНИЕИЗОБРЕТЕН ИЯ

Союз Советских

Социалистимеских

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22)Заявлено 16.11.70 (21)1740690/18-24 (51) М. Ел.

g 06, С} 7/ 38 с присоединением заявки ¹ 1741664/18- 24 (32) Приоритет—

Опубликовано05. 12. 74 Бюллетень ¹ 45

Дата опубликования описания 15.12.74

Государственный комитет

Совета Министров СССР по делам изооретений и открытий (53) УДК

681.333.51 (0.88.8) (72) Авторы изобретения

Л. С. Музалевская и В. М. Музалевский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ИНТЕГРО-ДИФФЕРЕНЩ1РУЮШИХ

ЗВЕНЬЕВ

)О

20 торам 5 и 6.

Входной сигнал одновременно поступает на все вторые входы сумматоровинтеграторов 1, 2, 3 (к й) ИСУ и на

Изобретение относится к области радиоэлектроники, связи, автоматики, контро- ля и вычислительной техники.

Известны устройства для моделирования интегро-дифференцирующих звеньев, содержашие сумматоры-интеграторы, сум маторы-днфференциаторы и интеграторы.

Однако эти устройства сложны в эксплу атации и не обеспечивают необходимой точности.

Предложенное устройство отличается ,тем, что оно содержит блок управления и два коммутатора, информационные входы которых присоединены через последовательно включенные сумматоры-интеграторы к входу устройства, управляюшие входы — к соответствуюшим выходам блока управления, а выходы подключены через сумматорыднфференциаторы и интеграторы соответственно к первому и второму выходам устройства, а также тем, что в нем каждый сумматор-интегратор (дифференциатор) содержит.двухвходовой. сумматор и интегратор (дифференциатор), вход которого соединен с первым, а выход — со вторым входом сумматора.

Это позволило повысить точность и надежность устройства.

На фиг. 1 и 2 представлены варианты функциональных схем предлагаелюго устройства .

Устройство, показанное на фиг. 1, состоит из: сумматоров-интеграторов 1-3 (к-я схема, ИСУ), блока управления 4, двухканального коммутатора (ДК) 5, одноканального коммутатора (ОК) 6, дифференциаторов 7, 8, 9 (1,2,... тп-и - H схем.- }, султльаторов 10, 11, 12 (1,2, ...тн-и- я схема), интеграторов 13,14,15 (1,2,.. и-т-я схема) Устройство работает следуюшим образом.

Входной сигнал поступает на сумл1атор-интегратор 1, выход которого подклнл. чен к сумматору -интегратору 2 и т. д„ а выход 3 схемы подключен к коммута 1

452840

4 то блок управления 20 выдает команду на срабатывание коммутатора 19, если щ уг; на срабатывание коммутатора 21. При

rn m сигнал с выхода коммутатора 19

5 .поступает на дифференциаторы 23 первого ДС 22, сйгнал с выхода дифференциатора

23 - на один из входов сумматора 24 первого ДС 22, на второй вход которого поступает сигнал с выхода первого коммутатора 19 и т. д.

На выходе сумматора 24 (- )=го

ДС 22 получают требуемый сигнал.

При гп п сигнал с выхода коммутатора 21 поступает на первый из последовательно соединенных интегоатопов 25 с передаточной функцией 1/(Т„„+1 ) и т. д., выход (7г. -1)-го интегратор ра 25 с передаточной функцией 1/(Т„, +1) поступает на вход последнего интегратора

20 25, заданного передаточной функцией

1/(Т,1 +1), с выхода которого получают требуемый сигнал.

При создании устройства с rn) и или только ттг Е:п блок управления и ком25 мутаторы не требуются.

3 е вый вход (ДК) 5. Число к ИСУ выбрано из условия: при re к =

+ra к =n., при rn « - п, к = гтг (где tn - порядок дифференцирования, п — порядок интегрирования звеньев).

Если в устройстве m > n то блок управления выдает команду на срабатывание ДК 5, если т и e - на срабатывание ОК 6, При п > сигнал с первого выхода ДК 5 поступает на последовательно 1 соединенные дифере1гциаторы 7, 8, 9, число которых равно пг — п . Сигнал са второго выхода ДК 5 поступает на т г -n последовательно соединенных сумматоров 10, 11, 12, на вторые входы которых поступает сигнал с выходов соответствующих дифференциаторов 7, 8, 9. С выхода сумматора

12 получают требуемый результат.

11ри rn гг. сигнал с выхода ОК 6 поступает на последовательно соединенные интеграторы 13, 14, 15, число которых равно n -m . С выхода интег ратора 15 получают требуемый результат.

Устройство, показанное на фиг. 2, содержит к интегро-сумматоров (ИС) 16, состоящих из интеграторов 17 с передаточной функцией С (Tip + 1 ) (где

T С. — параметры схемы), и сумматоС т ров 1 8; первый однок акал ьный коммутатор 19, блок управления 2U, второй одно- 30 канальный коммутатор 2.1, сумматор-ди ,3 ференциатор (ДС) 22, состоящие из диффереициаторов 23 и сумматоров 24, 1г гав - гл интеграторов 25.

Устройство работает следующим обра- 35 во л1.

Входной сигнал поступает на интегратор .1 7 ИС 1 6, заданный пе >едаточной фуш иней Сг/(Тгр+1) . Сш иал с выхода ила егратора 17 поступает на один из 40 входов сул матора 18 ИС" .16, на второй вход которого поступает входной сигнал.

Выход сумматора 18 соединен с входом иит..гратора 1.7 второго ИС 16, заданного передач очной функцией С т ((7 р+7). Выход 45 шгтегратора 17 подключен на один из вхо дов супгматора 18 второго ИС 16, на второй вход которого поступает сигнал с выхо; да сумматора 18 предыдущего И(16, и т. и. Выход сумматора 18 к-го ИС 16 50 иод кл н. чаи к коммутаторам 1 9, 2 1. Число

И г. 1 (1 выбрано из условия: при m > n — К вЂ”: (n, ПРН II. И, — К =- П

Г .гдл в реализуемом устройстве тг > ю, Предмет изобретения

1. Устройство для моделирования интегро-дифференцнрующих звеньев, содер» жащее сумматоры-интеграторы, сумматоры-дифференциаторы и интеграторы, отличаюше еся тем,что,с целью повыщения точности и надежности, оно содержит блок управления и два коммутатора, информационные входы которых присоединены через последовательно включенные сумматоры-интеграторы к входу устройства, управляющие входы » к соответствующим выходам блока управления, а выходы подключены через сумматорыдифференциаторы и интеграторы соответственно к первому и второму выходам устройства.

2. Устройство по и. 1, отличающееся тем, что в нем каждый сумлыгоо-интегратор (дифференциатор) содержит двухвходовой сумматор и интегратор (дифференциатор), вход которого соединен с первым, а выход — со вторым входом сумл агора.

Приоритет исчислять с 16. 1 1. 70 согласно заявке 1.499О28.