Матрица сопротивлений

 

ОП ИСАНЯЙ

ИЗОБРЕТЕН ИЯ (Ti) 463447

Союз Сееетскнх

Сонналнстнческнх

Респуолнк

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 04.06.73 (21) 1927081/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 25.02.75. Бюллетень № 7

Дата опубликования описания 31,03.75 (51) М. Кл. G 11с 5 00

Государственный комитет

Совета Министров СССР (53) УДК 681 327 66 (088.8) ло делам нэобретеннй н открытий (72) Авторы изобретения

А. П. Жигалов, А. Н. Цишкевич и М. Б. Темкин (71) Заявитель (54) МАТРИЦА СОПРОТИВЛЕНИЙ

1

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах (ЗУ).

Матрицы сопротивлений включаются в цепи выборки ЗУ с целью стабилизации и получения требуемых фронтов токов выборки.

Известны матрицы сопротивлений, выполненные в виде набора мощных резисторов, выводы которых соединены с контактными платами. Мощность рассеивания резисторами иногда достигает 10 — 20 вт. Серийные безындукционные резисторы с такой рассеиваемой мощностью громоздки, что приводит к существенному увеличению габаритов устройства.

Цель изобретения — уменьшение габаритов устройства. Это достигается тем, что между контактными платами установлена ребристая перфорированная плита, выполненная из теплопроводного металла, а в отверстиях плиты размещены резисторы, причем резисторы в отверстиях залиты изолирующим теплопроводным материалом.

Это позволяет использовать малогабаритные сопротивления и, таким образом, уменьшить общие габариты устройства.

На чертеже приведена предлагаемая матрица сопротивления.

Между контактными платами 1 и 2 установлена снабженная ребрами 3 выполненная из теплопроводного металла ребристая перфорированная плита 4, в квадратных отверстиях

5 которой установлены резисторы 6. На верхних выводах резисторов 6 надеты центрирующие шайбы 7, исключающие возможность контактирования резисторов 6 с телом плиты.

Полость между стенками отверстий и резисторами 6 заполнена изолирующим теплопроводящим компаундом. В качестве верхней платы

2 используется контактная рамка ферритовых матриц, на которую распаиваются верхние

10 выводы резисторов 6 и которая упрощает электрическую стыковку матрицы сопротивлений с ферритовыми матрицами ЗУ.

Нижние выводы резисторов 6 распаиваются па контактную плату 1, которая по углам имеет выводы 8 для подключения к общей земляной шине устройства. При сборке контактные платы 1 и 2 и плита 4 крепежом стягиваются по углам.

Предмет изобретения

Матрица сопротивлений, содержащая набор резисторов, выводы которых соединены с контактными платами, отличающаяся

25 тем, что, с целью уменьшения габаритов уст. ройства, между контактными платами установлена ребристая перфорированная плита, выполненная из теплопроводного металла, а в отверстиях плиты размещены резисторы, при30 чем резисторы в отверстиях залиты изолирую щим теплопроводным материалом.

461447

Составитель В. Макаров

Редактор Е. Гончар

Техред А. Камышникова Корректор И. Позняковская

Типография. »р. Сапунова, 2

Заказ 733/16 Изд. ¹ 396 Тираж 648 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва,, К-35, Раушская паб., д. 4/5

Матрица сопротивлений Матрица сопротивлений 

 

Похожие патенты:

Изобретение относится к ПЗУ Х-конфигурации

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино
Наверх