Устройство для сравнения разрядных двоичных чисел

 

О П И С А Н И Е < >466516

ИЗОБРЕТЕНИЯ

К АВТСРСХОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Реслублик (61) Дополнительное к авт. спид-ву— (22) Заявлено 28.09.71 (21) 1703343/18-24 (5l ) М. Кл. 6 06f 7/50 с присоединением заявки №вЂ”

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий (23) Приоритет—

Опубликовано 05.04,75. Бюллетень ¹ 13

Дата опубликования описания 24.11.75 (53) УДК 681.327.11 (088.8) (72} Авторы изобретения

Ю. Н, Максименко и А. Ф. Григорович (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ

m,". n-РАЗРЯДНЫХ ДВОИЧ НЪ|Х Ч ИСЕЛ

Изобретен ие относится к вычислительной технике и может быть попользовано при построении опециализированных вычислительных устройств, предназначенных для,выбора максимально го (минимального) ч:ос1а из набора rim-разрядных двопчных чисел, например, в устроиствах децентрализованного управления сетями связи.

Известны устройства для сравнения несколь1спх чисел, содержащие и схем «ИЛИ», соединенных с rr блоками сравнения, в которых сравниваемые числа записывают .в кольцсвые сдвитающие регистры, а последовательный поразрядный анализ начинают со стороны старших разрядов путем подачи импульсов сдвига на,все сдвнгающие регистры.

При этом в случае неравенства одноименны.;. разрядов производят стпраиие информации в тех регистрах, у которых в сравниваемом наход ится нуль (при:выделении большего числа) или единица (при выделении меньшего числа). Сдвиги и сравнения продолжают до тех пор, пока не будет проведен полный цикл продвижения чисел по кольцевым ,регистрам.

Недостатком известных устройств являетса большое вреьмя сравнения, зависящее or .числа разрядов оравнснваемых чисел.

Предлагаемое устройство отли r;.åòñÿ от сизвестного тем, что оно содержит mxn блоков последовательного опроса и блок индикации, причем первые входы блоков последовательного опроса старших и-х разрядов объединены шиной единичного уровня. Первые входы других разрядо в блоков последовательноro о;1роса co0дпнены с первыми выходами соответствующих предыдущих блоков послсдо вательного î Iðоса, вторые и третьи входы,которых подключены к,выходам блоков сравнения. Выходы блоков сп редслснного опроса сосд.шены с блоками сравнения, а блок

:шдпкацип подключен к m выходам схем

«ИЛИ» и к выходу младших разрядов блоков последовательного опроса.

3то позволяет повыоить бы."тро деиствиc ус гройства.

Блэк-схема п рсдлагаемого устройства изобр а жена н а чер теже.

Устройство работает следующим образом. О На блоки последовательного опроса 1 непрерызно поступают .коды сравни ваемых чисел. Каждый блок последовательного опроса

1 реализует следуюгцпе логические функции:

„":=r,:0, (!) д; =- гg;; r/.i (: 1) i! g;;+r/; (0), (2),„е г — .-й разряд r-го числа, участвующий в логическом сравнении

30 ("=-а,b,, рm.);

466510,2); . r)2 1

f; (а) = — а",.

f (b) == a,"

f (И2) =а,; Ь; () 15

° ). и,, ° -),. и;; зр

r2 — 2-12 )>аз!ряд Г-го числя)

g2 — сптнал пробега,,вырабатываемый

i-м блоком последовательного опроС3 И ЯВЛЯIОЩ11ЙС)1 ВХОДНЫМ ДЛ Я (i — 1) -го блока последовательного

Опроса; (;()1) и f; (0) — функции, выраоаты<Ваомые блоком 2 сравне,ния.

Бло<к сравнония 2 реализует следующие

ЛОГ<11:ЧЕОКИЕ фУНКЦ(ИИ:

3) фу1гкции выбора максимального числа: б) функц(пю !призна!Ка того, что в 2-х !разрядах с<равниваемых чисел содержатся все нули:

B) функцию признака того, ITo в !-х р lзряд<ах сравниваемых >anceл содержится более одной единицы:

f;() 1) =а ;: b " i!..., à";. ":ig . . \/ а, m; !,/..., р",.2п,. .

Сравнение одноименных разрядов происходит со стороны старших раз<рядов. Это достигается тем, что !на !первые .входы блоков последовательного опроса старших п-х разрядов всех чисел постоянно подается потенциал >по шине 8 единичного уровня. При анализе и-х:разрядов возможны следующие случаи: 4Р а, во В(ех п-х разрядах всех m чисел записаны нули, В этом случае блоком сравнения 2 и-х разрядов формируется сигнал

1„(0) и анализируются следующие (n-- — ) -е разряды чисел; 43

О..В 22-ом разряде r-го числа за(писана единицы, 3 Во всех остальных п х разрядах (т — -1) 1исел — 1г) ли. В этом случае r"-e число я<влястся максимальным и сравнение чисел на этом заканч!ивается. Это фиксирует- 5р ся выдачей сигнала f; (r) блоком сравнения

2, !!сэдкл!Оченнь1м к входу соответству!о!пей схемы 4 «ИЛИ»; в. в и-х .разрядах всех чисел имеется более чем одна едншща. В этом случае необходимо,все числа, у которых записаны нули в п-ом раз!ряде, исключить из дальнейшего:ðàñсмотрения. Для этого блоком сравнения формируется сигнал f„,()1), а «стирание» чисел осуществляется в блоке последовательного от)роса по логической формуле (1).

Анализ остальных n — 1 разрядов сравниваемых чисел (проводи(гся аналогично.

Сравнен;e закан (и!!!ястся при появлении единственной Одинпць< в сра(вниваемых одном!мсцных .разрядах.

Данное устройство реализует выбор максимального и!Исля, Подавая 1а вход блока

>последовательного опроса,инверсные коды, можно выбрать мипп!Мяльное число пз заданного на бор а чисел.

Прп !равенстве двух или более чисел из

02 Сра(вниваемых р lбот3GT ОЛОК IH 11IK3rrrr!H ()> зы)1ВЛЯ101ц!!Й следу<ощие сл "33a!: а. все т срявн1!Васиных чисел р,авны нул<о; о. два пли более чисел из m сравнивасмых равны и отличаются от:нуля. Логические функции (1), (2), (3), (4) .и (5), а также блок индикации д)вух:I;I!I более равных чисел из сраВИ<ивaeхr1.!x roryT ОВIть 1)еалпзованы с помощ<по разли Iíûê функпиональHbrx схем.

Предмет изобретения

Устройство для сравнения mXn-разрядных д(вопчпых чисел, содержащее п схем «ИЛИ», соединенных с и блокямн сравнения, отличаю222ееся тем, чго, с целью повышения быстродействия устроиствя, Оно содержит тхп блоков последоватс. I!,Hîã<) о:IJ)oc3,;è блок Индикации; приче;r первые входы блоков последовательного опросы старших и-х разрядов объед!и!сньг, шиной с.(и!!И-IHOI.O уровня; первые входы других разрядов Олоков последовательного опроса соединены с первыми выходахьи соогветству!Ощих:!ре 11,1дущ!Их блоков после (овяте !!>H<)l спрося, вторые и третьи

ВхОД1>1 I(oT01) br(!l 0;!к, !Очень(.к B1>I (0,1311 Олоков сравнения; в oar блоког последовательного о!!роса сос;(пнены с блоками сравнения, 3 Оло и и нд11 !((! ц!1И !О:1кл ючен к и2 Выходаз1 схем «ИЛИ» и и(вы:(0.(ям млядш<их разрядоз блоков осле:r<:"яre п>ного n:(1);)C;I.

4665!О

Г

У

1-! !!! о 4 1

I !

I ! !!,.!!

Составитель Г. Митина

Ре;!ак ьор Л. Утскз!:a Техред Т. Курилко 1,оррсктор И. Си!!!кина

Заказ 1089/1о98 Изд. ¹ .799 Тираж о79 Подгисное

Ц11! !1П11 Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, >К-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент»

Устройство для сравнения разрядных двоичных чисел Устройство для сравнения разрядных двоичных чисел Устройство для сравнения разрядных двоичных чисел 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх