Устройство для вычисления сумм произведений

 

scE.с;ок знм-:

МАТЕИ -"" - ИV"" "-.;А% б )Aи и 1.-. -, ж 480077

ОП И

ИЗОБЕИТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) До|полнительное к авт. свид-ву (22) Заявлено 21.08,73 (21) 1954448/18-24 с присоединением заявки №

ГосУдарственный комитет (23) Г1риоритет

Совета Министров СССР по делам изобретений Опубликовано 05.08.75. Бюллетень № 29 (51) М. Кл. G 06f 7/50 (53) УДК 681.3(088.) и отнрытий

Дата опубликования описания 11.03.76 (72) Лвторы изобретения

В. П. Боюн, tl. Г. Козлов и А, В. Писарский

Ордена Ленина институт кибернетики АН Украинской ССР (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММ ПРОИЗВЕДЕНИЙ

Изобретение относится к области вычислительной техники и может быть использовано при построении различных специализированных вычислительных устройств и машин.

Известно устройство умножения, содержащее регистры множимого и множителя, выходы которых поразрядно соединены со входамн квадратной матрицы из одноразрядных модулей сложения, выходы переноса которых ка ждои строки матрицы, кроме последней строки и первого столбца, соединены с первыми суммирующими входами одноразрядных модулей сложения старшей строки одноименных столбцов, а выходы «сумма» одноразрядных модулей сложения всех строк матрицы, кроме последней строки и первого столбца, соединены с вторыми суммирующими входамп.одноразрядных модулей сложения старшей строки и младшего столбца соответствен»о, и сумматор, состоящий из одноразрядных модулей сложения, первые суммирующие входы которых соединены с выходами «сумма» одноразрядных модулей сложения последней строки матрицы, начиная со второго столбца.

Второй суммирующий вход последнего одноразрядного модуля сложения сумматора соединен с выходом переноса одноразрядного модуля сложения последней строки и последнего столбца матрицы.

Целью изобретения является повышение быстродействия при вычислении сумм произведений.

Цель изобретения достигается тем, что в предложенном устройстве выход переноса каждого одноразрядного модуля сложения первого столбца всех строк, кроме последней, соединен с первым суммирующим входом соответствующего одноразрядного модуля сложения первой строки. Выход переноса каждо10 ro одноразрядного модуля сложения последней строки всех столбцов, кроме последнего, соединен с вторым суммирующим входом соответствующего одноразрядного модуля сложения первого столбца всех строк, кроме пер15 вой, а выход «сумма» каждого одноразрядного модуля сложения первого столбца всех строк матрицы и сумматора соединен с собственным вторым суммирующим входом.

Ка фиг. 1 приведена схема устройства для

20 вычисления сумм произведений; на фиг. 2— схема модуля сложения.

Устройство содержит регистр множимого 1, регистр множителя 2, матрицу 3 (пр,и) одноразрядных модулей сложения 4 и сумматор

25 5, состоящий из (n+m) одноразрядных модулей 4 (где n — разрядность перемножаемых чисел, т — округленная до ближайшего большего целого величина 1одрК, К вЂ” количество суммируемых произведений пар чисел, р—

30 основание системы счисления).

Входы 6 одноразрядных модулей 4 i-й строки матрицы 3 соединены с выходом -го разряда регистра множителя 2, входы 7 одноразрядных модулей 4 1-го столбца соединены с выходом j-го разряда регистра, Регистр множимого 1, выходы переноса 8 модулей 4 i-й строки, кроме модулей 4 первого столбца и и-й строки, соединены с первыми суммирующими входами 9 модулей 4 (i+1)-й строки соответственно, а выходы переносов 8 модулей 4 первого столбца -й строки, кроме модуля 4 и-й строки, соединены с вторыми суммирующими входами 10 модулей 4 первой строки (i+1)-го столбца соответственно. Выходы переносов 8 модулей 4 и-й строки j-ro столбца, кроме модуля 4 и-го столбца, соединены с вторыми суммирующими входами 10 модулей 4п-го столбца (j+1)-й строки соответственно, выходы суммы 11 модулей 41-й строки /-го столбца, кроме модулей 4 первого столбца и п-й строки, соединены с вторыми суммирующими входами 10 модулей 4 (i+1)-й строки (/ — 1)-го столбца соответственно, Выходы суммы 11 модулей 4 первого столбца соединены с вторыми суммирующими входами 10 тех же модулей 4, Выходы суммы 11 модулей 4 сумматора 5 соединены с первыми входами суммы 10 тех же модулей 4. Выходы переноса 8 модулей 4 сумматора 5 соединены со входами 6 и 7 соседних по старшинству модулей 4 сумматора 5. Вторые входы суммы

9 модулей 4 сумматора 5 с первого до (n — 1)-го по старшинству соединены с выходами суммы 11 модулей 4п-й строки матрицы

3 со второго до и-го столбца соответственно.

Второй вход суммы 9 и-ro модуля 4 сумматора 5 соединен с выходом переноса 8 модуля

4 п-й строки, n-ro столбца матрицы 3, Результат вычисления снимается с выходов 12 и 13.

Одноразрядный модуль сложения (фиг. 2) содержит последовательно соединенные одноразрядный умножитель 14, полусумматоры

15 и 16 и запоминающие блоки суммы 17 и переносов 18.

Выходы переносов умножителя 14 и полусумматоров 15 и 16 соединены со входами запоминающего блока переносов 18.

Устройство работает следующим образом. . На входы 6 модулей 4 матрицы 3 поступают коды множителя первой пары чисел с регистра множителя 2. На входы модулей 4 поступают коды множимого первой пары чисел с регистра множимого 1. Результаты поразрядного перемножения множимого и множителя запоминаются в модулях 4. На следую åì такте с регистра множимого 1 и регистра множителя 2 на входы 7 и 6 модулей 4 поступают соответственно коды множимого и множителя второй пары чисел. Частичные произведения второй пары чисел поразрядно суммируются в модулях 4 с полученными в первом такте значениями частичных произведений первой пары чисел, сдвинутыми на один разряд вправо и вниз. Результаты умножения и суммирования запоминаются в мо480077

4 дулях 4. Частичные произведения третьей пары чисел суммируются с запомненными значениями поразрядных сумм, которые подаются с выходов суммы 11 модулей 4 на первые

5 суммирующие входы 10 модулей 4, расположенных по диагонали вправо и вниз, и со значениями переносов, которые поступают с выходов переноса 8 модулей 4 на вторые входы суммы 9 расположенных ниже модулей 4.

Лналогично умножению и суммированию третьей пары чисел осуществляется умножение и суммирование остальных пар чисел. При этом поразрядные значения переносов, полу. ченные на выходах переносов 8 самых нижних в матрице модулей 4, суммируются с поразрядными значениями сумм, полученных в тех же модулях 4. Для этого используется сумматор 5 и свободные первые входы суммы 10 модулей 4, расположенных в верхней строке и крайнем левом столбце матрицы 3. После умножения и суммирования К пар чисел осуществляют аналогично описанному выше умножение и суммирование 2а пар нулевых значений множимого и множителя. В результате значения поразрядных сумм и переносов выходят из матрицы 3 и суммируются на модулях 4 сумматора 5, где и получается значение суммы К парных произведений. В процессе умножения и суммирования К пар чисел округление не производится, старшие разряды суммы получаются на выходах 13 сумматора 5, а младшие разряды суммы — на выходах 12 матрицы 3.

Время вычисления суммы К парных произведений п-разрядных чисел может быть вычислено по формуле

Т -- (t, + t> + t„„) (и, + и, + и,), t,— время прохождения сигнала через вентиль;

1» — время суммирования на одноразрядном модуле;

13яп время запоминания суммы переноса на одноразрядном модуле (узап — е ), т — число тактов, необходимых для умножения и суммирования К пар чисел (и =К);

m> — число тактов, затрачиваемых на умножение и суммирование 2п пар нулевых значений множимого и множителя (mz — — 2n); т» — число тактов, необходимых для суммирования переносов, возникающих в сумматоре 5 (тз — — logpf(+

+и — 1); р — основание системы счисления. где

50

Предмет изобретения

Устройство для вычисления сумм произведений, содержащее регистры множимого и множителя, выходы которых поразрядно соединены со входами квадратной матрицы из

55 одноразрядных модулей сложения, выходы пе480077 3 реноса каждой строки матрицы, кроме последней строки и первого столбца, соединены с первыми суммирующими входами одноразрядных модулей сложения старшей строки одноименных столбцов, а выходы «сумма» одноразрядных модулей сложения всех строк матрицы, кроме последней строки и первого столбца, соединены с вторыми суммирующими входами одноразрядных модулей сложення старшей строки и младшего столбца соответственно, и сумматор, состоящий из одноразрядных модулей сложения, первые суммирующие входы которых соединены с выходами «сумма» одноразрядных модулей сложения последней строки матрицы, начиная со второго столбца, а второй суммирующий вход последнего одноразрядного модуля сложения сумматора соединен с выходом переноса одноразрядного модуля сложения последней строки и последнего столбца матрицы, о тл ич а ю щ е е с я тем, что, с целью повышения быстродействия, выход переноса каждого одноразрядного модуля сложения первого столбца всех строк, кроме последней, соединен с первым суммирующим входом соответствующего одноразрядного модуля сложения первой строки; выход переноса каждого одноразрядного модуля сложения последней строки всех столбцов, кроме последнего, соединен с вторым суммирующим входом соответствующего одноразрядного модуля сложения первого столбца всех строк, кроме первой, а выход

«сумма» каждого одноразрядного модуля сложения первого столбца всех строк матрицы и сумматора соединен с собственным вторым суммирующим входом.

480077

Фиг 3

Составитель А. Войников

Техред М. Семенов

Корректор Е. Рожкова

Редактор Л. Утехина

Типография, пр. Сапунова, 2

Заказ 122/12 Изд. № 934 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5