Логарифмирующее устройство

 

Союз Советских

Социалистических

Республик

О Il И С А Н И Е

ИЗОБРЕТЕН ИЯ

N АВТОРСКОМУ СВИДЕТЕТТЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 27.11.72 (21) 1852068/18-24 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 30.08.75. Бюллетень № 32

Государственный комитет

Совета Министров СССР по делам изобретений и открытий

Дата опубликования описания 21.07.76 (72) Авторы изобретения

Б. Г. Кадук, С. И. Рудковский и А. А. Кравченко

Всесоюзный научно-исследовательский институт аналитического приборостроения (71) Заявитель (54) ЛОГАРИФМИРУЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть использовано как в специализированных вычислительных устройствах, так и в различных измерительных приборах.

Реализации известных алгоритмов для нахождения функциональных зависимостей вида

y=f(x), в том числе y=logax, зачастую весьма сложны, с небольшим быстродействием и невысокой точностью.

Цель изобретения — повышение быстродействия и точности, расширение динамического диапазона вычислений.

Это достигается в предлагаемом логарифмическом устройстве путем преобразования исходного сигнала х в величину выходного сопротивления матрицы Ял =f(x), а именно

R i =log x, где Л =Е(х), E — функция «антье», с последующим умножением этой велич и н ы н а постоянны и коз ф ф ициент log, 2 (А— основание искомого логарифма), для чего устройство содержит входной запоминающий регистр, сдвигающий регистр, дешифратор, схемы совпадения «И», матрицу сопротивлений с ключами, множительное устройство, На чертеже представлена блок-схема логарифмирующего устройства, где 1 — запоминающий регистр; 2 — сдвигающий регистр; 3— схемы совпадения «И»; 4 — ключи; 5 — рези2 сторная матрица; 6 — дешифратор; 7 — ключи; 8 блок умножения.

В качестве примера рассмотрим логарифмирующее устройство с восьмиразрядным запоминающим регистром и с дешифратором на

16 выходов.

С входом логарифмирующего устройства связаны параллельно входы запоминающего регистра 1 и сдвигающего регистра 2. Каждый

10 из единичных выходов 2, 2,..., 2 триггеров запоминающего регистра соединен с входом одной из схем совпадения «И» 3, предназначенных для выделения из двоичного кода числа X старшего значащего разряда, остальные д входы каждой из схем «И» 3 — с нулевыми выходами триггеров последующих старших разрядов. Каждый из выходов схем «И» 3 подсоединен к управляющему входу одного из ключей 4, предусмотренных для подключения

2о сопротивлений 1R, 2R, 3R,..., или 7R матрицы 5 сопротивлений последовательно к части матрицы с дробными значениями R, а единичный выход 2 триггера запоминающего регистра 1 — непосредственно к управляющему вхо25 ду ключа 4, стоящего в цепи сопротивления матрицы 5. Выходы схемы «И» 3 (кроме схемы «И», соединенной по входу с единичным выходом триггера 24) и единичный выход 2 триггера связаны также с управляющими вхо30 дами сдвигающего регистра 2 таким образом, 482768

3 что при вводе в запоминающий регистр 1 кода числа Л со старшим значащим 1.;ир!!дом (2, 2 или 2 ) сдвигающй регистр 2 произво,дит сдвиг кода числа N н 3,2 или 1 разряд вправо соответственно, для числа V со старшим значащим разрядом.;4Г, 2 или 2 — 1,2 или 3 разряда влево соответственно, Выходы 2 — 2 сдвигающего регистра соединены с входами 2 — 2 дешифратора 6, а выходы «О» — «15» последнего — с управляющими входами ключей 7, стоящих соответственно в цепях сопротивлений 0,000R, 0,105R, 0,185R, 0,265R, 0,325R, 0,384R, 0,465R, 0,524R, 0,570R, 0,650R, 0,710R, 0,769R, 0,815R, 0,874R, 0,919R, 0,969R, дробной части матрицы 5.

Общая точка схемы а, объединяющая вторые выводы сопротивлений кратных Р, является одним выходом матрицы 5, общая точка схемы б, объединяющая вторые выводы сопротивлений меньших R, — другим выходом матрицы 5. Выходы а, б матрицы 5 соединены с входами множительного устройства, предназначенного для умножения величины R„,матрицы на значение 1од, 2 с целью получения окончательного результата вычисчения

1оо ф =1о.,Л . lq 2

Устройство работает следующим образом.

Любое число N может быть представлено ! 0!, Л = Х сс(/г) 2 " !

=о где я (Й) — вес соответствующего двоичного разряда числа N.

В логарифматоре применен алгоритм формирования значения log Л с абсолютной погрешностью не более 0,015

1оо „N= { Цп+ (0,57) " " + (0,57) " ° (0,43) +

-!-(0,57) " (0,43) + +

+ + (О 57) и. (О 43) Р )11оь „2 ,де V — 2п +9mygl !!, m, t, !,..., 1,0 — показатели степеней значащих разрядов кода числа

Л, расположенные в порядке убывания; р — количество значащих разрядов (членов ряда) числа

N;

Р— номинальное значение сопротивления резисторов, составляющих матрицу.

Сопротивления матрицы могут быть также рассчитаны по таблице и обеспечить более высокую точность вычисления.

Указанное уравнение позволяет вычислять

-:исла N, представленные в двоичном коде, а также дает возможность судить о величине погрешности логарифмирования в зависимости от стспени округления числа V, за счет исключения некоторого числа младших разрядов. Зто выражение получено в результате установленной закономерности и периодичности числовых значений логарифмов чисел N, ана5 !

О

25 зо

4 лнзируемых в интервале 0 — 128 п вычисленных с помощью логарифмических г влнн.

Определение номиналов матриц сопротивлений проводилось не в зависимости от величин коэффициентов данного выражения, которое менее удобно для этой цели, а исходя из следующих положений.

Показатель степени старшего значащего разряда числа Л, представленного в двоичном коде, численно равен характеристике 1одгЛ!.

Пример: для,V=26+2 +2!+2 =99, где показатель старшего значащего разряда равен 6

ling 99=6,...

Предварительно вычислив любым из извеcTJIbIx способов (с помощью таблиц, что более удобно) мантиссы логарифмов чисел в интервале 2" — 2", получается массив исходной информации, достаточный для вычисления с такой же точностью логарифмов всех чисел Л, меньших 2, т. е. для вычисления мантисс логарифмов чисел М(2" необходимо ух!но>кать эти числа на 2! —, где т — старший значащий разряд числа N. После этого значение мантиссы вновь полученного числа берется из известного массива логарифмов чисел в интервале 2 — 2 "!-, что аналогично сдвигу кода числа Л вправо на т — и разрядов. Для вычисления мантисс логарифмов чисел Л!>2" - используется тот же массив исходной информации, но вычисления проводятся с погрешнот — k стью, зависящей от Z 2" — !, i=! где т>lг, т — k причем в значение Х 2" — входят лишь веЕ=! совые значения из значащих младших разрядов кода числа N.

Таким образом для вычисления мантисс логарифмов чисел У>2 5! необходимо разделить эти числа на 2, после чего значение мантиссы вновь полученного числа берется из известного массива логарифмов чисел в интервале 2! — 2 "-, что аналогично сдвигу кода числа N влево на т — Й разрядов.

Исходная информация в предложенном устройстве представлена в виде номиналов сопротивлений, кратных R, для вычисления характеристики и номиналов сопротивлений

R(1, численные значения которых соответствуют мантиссам логарифмов чисел в интервале 2" — 2! +!, вычисленных табличным способом. Выбор необходимого значения логарифма числа осуществляется с помощью ключей

4 и 7, подключающих к выходу логарифмирующего устройства два последовательно соединенных сопротивления — одно из матрицы целых R, второе — из матрицы дробных R.

Один коммутирующий вход каждого ключа 4 соединен с соответствующим сопротивлением, а вторые входы ключей 4 и 7 целой и дробной матриц — между собой. Управляющие входы ключей 4 соединены с выходами схем 3 совпадения, выделяющими старший значащий раз482768! <. Iд кодс! чпс. I Q Л, и с ьы ходл31п дешнф

Устройство работлет следующим образом.

При введении кода числа в запоминающий регистр и сдвигающий регистр 2 (например, Х= 2 +2 +2 +2 -1-2 =-217) с единичного выхода 2 триггера поступает управляющий сигнал на ключ 4, стоящий в цепи 7R, и на управляющий вход сдвигающего регистра 2

«сдвиг влево на 3». При этом ключ 4 переходит в открытое состояние, подключив сопротивление 7Я к ключам 7, и осуществляется сдвиг кода числа Л на 3 разряда влево. B дешифратор 6 через его входы 2Π— 2З заносятся значения триггеров кода числа Л 2, 25, 2 и

2 соответственно, т, е. дешифрируется сумма

2з 2!+2o 1!

С выхода дешифратора 6 «!1» появляется сигнал, который переводит ключ 7, стоящий в цепи 0,769R, в открытое состояние, подключив последовательно сопротивлению 7R сопротивление 0,769R. Сопротивление матрицы 5 между точками а и б при этом составляет Я „, =

=7,769R, которое умножается в блоке 8 на постоянный коэффициент !og„2, с клемм

«Выход» снимается результат вычисления !

Og, iV.

Таким образом, устройство позволяет получать с наперед заданной точностью значения логарифмов по любому основанию ряда чисел от 1 до Л . При этом достигается быстродейс Гвпе, О! рл!1!!ченнос 0 !1.ко в! е 1 еле: формирования с выхода де1ни<р!1ято!3!! упр l;lляющего сигнала и временем срабатывания одного пз ключей матрицы дробшях значений

5 Р,. Варьирование числом разрядов запоминающего, сдвпгающего регистров и дешифраторл обеспечивает прп заданной точности требуемый динамический диапазон входных снгнаIo!3, а простота устройства, использование серийно выпускаемых микросхем, например серии «Талисман», высокий показатель надежности и экономической эффективности устройства по сравнению с универсальными ЦВМ и аналоговыми логарифматорлмп. !

Предмет изобретения

Логарифмирующее устройство, содержащее

20 запоминающий раствор, прямые и инверсные выходы соответствующих разрядов которого подключены к многовходовым схс31 131 «И», выходы схем «И», а так3ке выход старшего разряда запоминающего регистра подключены

25 к управляющим входам ключей первой группы, отлича1ощееся тем, что, с целью повышения точности вычисления, устройство содержит сдвигающий регистр, дешифратор, вторую группу ключей, блок умножения и две резисторных матрицы, выходы которых подклночены к входам блока умножения, выход которого соединен с выходом устройства, входы первой резисторной матрицы через ключи первой

ЗО и второй групп соединены с входами второй резисторной матрицы, вход запом1п1я1ощего регистра соединен с входом сдвигающего регистра, соответствующие разрядные выходы которого через дешифратор подключены к < и35 равляющим входам ключей второй группы, л выходы соответствующих мпогoB.,oäoâû схем

«И» соединены с соответствующими входамl! сдвига сдвигающего регистра.

482768

Вы,год

Составитель С. Рудковский

Техред 3. Тараненко Корректор Е. Хмелева

Редактор И. Грузова

МОТ, Загорский филиал

Заказ 1613 Изд. № 1743 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская наб., д. 4/5