Аналого-цифровое множительное устройство

 

нн 503229

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 21.01.74 (21) 1989991!18-24 (51) М. Кл. 6 01.1 3/00 с прис-едннсни "и заявки К"

Государственный комитет

Совета Иинистров СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 15.02.76. Бюллстень М 6

Дата опубликоваш".я описания 14.07.7б (53) УДК 681,34(088.8) (72) Авторы изобретения

Ц. А. Дзигуа и К. Ш. Джанджгава (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО

Предлагаемое изобретение относится к области вычислительной техники.

Известно аналого-цифровое множительное устройство, содержащее выходной сумматор с подключенным к его входу блоком возведения в квадрат, генератор импульсов, счетчик и две группы логических элементов «И», первые входы которых соединены с выходом счетчика.

Однако необходимость отдельного преобразования перемножаемых величин требует дополнительного времени, что понижает быстродействие устройства.

С целью повышения быстродействия в предлагаемое устройство введены дополнительные элементы «И» и «ИЛИ», блоки сравнения, распределительный блок, триггер четности, дифференцирующая цепочка и преобразователь код-аналог, выходом соединенный с входами двух блоков сравнения, выходы которых через распределительный блок подключены к первым входам дополнительных элементов

«И», выход первого дополнительного элемента «И», соединенного вторым входом с выходом генератора импульсов и вторым входом второго дополнительного элемента «И», подключен к входу блока возведения в квадрат, к входу счетчика и первому входу первого элемента «ИЛИ», соединенного вторым входом с входами триггера четности, дифференцирующей цепочки и выходом второго дополнительного элемента «И», причем выход первого элемента «ИЛИ» подключен к входу преобразователя код-аналог, выходы триггера

5 четности соединены соответственно с вторым входом дифференцирующей цепочки и вторым входом третьего дополнительного элемента

«И», выход которого соединен со вторыми входами одной группы логических элементов

10 «И», а вторые входы другой группы элементов «И» подключены к выходу дифференцирующей цепочки, причем выходы обеих групп элементов «И» подключены к входам второго элемента «ИЛИ», соединенного выходом с

15 входом выходного сумматора.

На чертеже представлена блок-схема предлагаемого устройства.

Множительное устройство содержит преобразователь 1 код-аналог, выход которого сое20 динен с входами блоков 2 и 3 сравнения, на другие входы которых подаются входные сигналы. Выходы блоков 2 и 3 сравнения через распределительный блок 4 подключены к первым входам логических элементов «И» 5, б и

25 7, вторые входы которых подключены к выходу генератора 8 импульсов. Выход элемента

«И» 5 подключен к входу блока 9 возведения в квадрат, к входу счетчика 10 и к первому входу элемента «ИЛИ» 11, соединенного вы30 ходом с входом преобразователя 1 код-ана503229

3 лог. Выход элемента «И» 6 соединен с входами триггера 12 четности, дифференцирующей цепочки 13 и с вторым входом элемента

«ИЛИ» 11. Выходы триггера 12 четности соединены с вторым входом дифференцирующей цепочки 13 и вторым входом элемента «И» 7, выход которого соединен с входами группы логических элементов «И» 14, а входы группы логических элементов «И» 15 подключены к выходу дифференцирующей цепочки 13. Выходы обеих групп элементов «И» 14 и 15 подключены через элемент «ИЛИ» 16 ко входу сумматора 17, первый вход которого соединен с выходом блока 9 возведения в квадрат. Третий выход распределительного блока 4 подключен к линии задержки 18.

Устройство реализует правую часть тождества: 1 2 1 + (1 (2 1)

Устройство работает следующим образом.

На входы 1 и II блоков 2 и 3 сравнения подаются два напряжения U1 и U> соответственно, значения которых перемножаются, одновременно включается генератор 8 импульсов, открывается элемент «И» 5 и импульсы генератора поступают через схему «ИЛИ» 11 на преобразователь 1 код-аналог. На выходе преобразователя 1 вырабатывается ступенчатовозрастающее эталонное пилообразное напряжение. Одновременно через логический элемент «И» 5 импульсы, пропорциональные напряжению U1 или U>, поступают на двоичный счетчик 10 и на блок 9 возведения в квадрат, через который на выходной сумматор 17 поступает число импульсов, пропорциональное напряжению U1 или Uq .

Когда одно из напряжений U1 или Uz и напряжение на выходе преобразователя 1 сравниваются, то один из блоков сравнения выдает импульс равенства, срабатывает распределительный блок 4, который закрывает элемент «И» 5 и открывает элемент «И» 6, в результате чего прекращается подача импульсов на счетчик 10 и блок 9 возведения в квадрат, при этом в счетчике 10 записывается код, пропорциональный напряжению U1 или U>, а в выходном сумматоре 17 — код, пропорциональный напряжению UP или UP.

После первого срабатывания распределительного блока 4 импульсы через элемент «И»

6 поступают на вход триггера 12 четности и через схему «ИЛИ» 11 — на вход преобразователя 1 код-аналог.

До второго срабатывания распределительного блока 4 на триггер 12 четности подается количество импульсов, пропорциональное напряжениям (U2 — U1) или (U1 — U2). При каждом четном импульсе, подаваемом на триггер 12, на выходе дифференцирующей цепочки 13 появляется импульс, который открывает группу элементов «И» 15. Вследствие этого код, пропорциональный напряжению U1 или U>, со счетчика 10 со сдвигом на один разряд влево в сторону старших разрядов по15

4 ступает на вход выходного сумматора 17 через группу элементов «И» 15 и схему «ИЛИ»

16 и суммируется с содержащимся в нем кодом (U1 или 02 ). К напряжени1о U, добав 2 1 ляется число 201 из счетчика 10 — — - )

2 число раз, при этом (U> — U1) — четное число.

Таким образом, в выходном сумматоре 7 получается число, пропорциональное

Ua „U2 — U1

1, °

Когда напряжение на выходе преобразователя 1 код-аналог сравняется с вторым входным напряжением, второй блок сравнения выдает импульс равенства, снова срабатывает распределительный блок 4, закрывается элемент «И» 6 и этим прекращается подача импульсов на триггер 12 четности и на преобразователь 1 код-аналог, появляется высокий потенциал на одном входе элемента 7. Если число импульсов, подаваемое на триггер 12 четности (Uz — U1), — нечетное число, то после прекращения подачи импульсов на триггер 12 четности он находится в состоянии, когда с него высокий потенциал подается на второй вход логического элемента 7, в результате открывается элемент «И» 14, код со счетчика 10 без сдвига через группу элементов «И» 14 и схему «ИЛИ» 16 поступает на вход выходного сумматора 17, суммируется с содержащимся в нем кодом.

При помощи высокого потенциала, появившегося на третьем выходе распределительного блока 4, через линию задержки 18 преобразователь 1 код-аналог, распределительный блок 4, двоичный счетчик 10, триггер четности 12 и выходной сумматор 17 приводятся в исходное состояние. По окончании преобразования двух напряжений выдается окончательный результат умножения в двоично-цифровой форме.

Формула изобретения

Аналого-цифровое множительное устройство, содержащее выходной сумматор с подключенным к его входу блоком возведения в квадрат, генератор импульсов, счетчик и две группы логических элементов «И», первые входы которых соединены с выходом счетчика, отлич а ющееся тем, что, с целью повышения быстродействия, в него введены дополнительные элементы «И» и элементы

«ИЛИ», блоки сравнения, распределительный блок, триггер четности, дифференцирующая цепочка и преобразователь код-аналог, выходом соединенный с входами двух блоков сравнения, выходы которых через распределительный блок подключены к первым входам до полнительных элементов «И», выход первого дополнительного элемента «И», соединенного

503229

Составитель И. Шсаипова

Текред Т. Курилко Корректор Т. Добровольская

Редактор T. Янова

Заказ 1951/1 Изд. № 1!58 Тираж 790 Подписно"

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретен ш и открытий

113035, Москва, К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 вгорым входом с выходом генератора импульсов и вторым входом второго дополнительного элемента «И», подключен к входу блока возведения в квадрат, к входу счетчика и первому входу первого элемента «ИЛИ», соединенного вторым входом с входами триггера четности, дифференцирующей цепочки и выходом второго дополнительного элемента «И», причем выход первого элемента «ИЛИ» подключен к входу преобразователя код-аналог, выходы триггера четности соединены соответственно со вторым входом дифференцирующей цепочки и вторым входом третьего дополнительного элемента «И», выход которого соединен со вторыми входами одной группы

5 логических элементов «И», а вторые входы другой группы элементов «И» подключены к выходу дифференцирующей цепочки, причем выходы обеих групп элементов «И» подключены к входам второго элемента «ИЛИ», сое10 диненного выходом с входом выходного сумматора.