Аналого-цифровое множительное устройство

 

Союз Советских

Социалистииеских, Республик (б1) Дополнительное к авт. свид-ву— (22) Заявлено 01.02,74 (21) 1991911/18-24 (51) М. Кл G 06J 3/00 с присоединением заявки №вЂ”

Государственный комитет

Соввта Министров СССР оо делам изобретений н открытий (23) Приоритет—

Опубликовано 15.01.76. Бюллетень № 2

Дата опубликования описания 08.!2.76 (53) УДК 681.33(088.8) (72) Авторы изобретения

В. П. Боюн, Л. Г. Козлов и А. В. Писарский

Ордена Ленина институт кибернетики АН Украинской ССР (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в управляющих системах и гибридных вычислительных устройствах для преобразования в следящем режиме аналоговых величин в коды с одновременным вычислением пх произведений в цифровом виде.

Известны аналого-цифровыс множительные устройства, содержащие рсверсивныс счетчики множимого и множителя, выходы которых соединены с узлами токовой комценсации, подключенными своими выхода |и к блокам формирования сигналов управления, выходы положительного и отрица-сльпого приращения которых соедипспы соотвстстве|и|о со входами сложения и вычитапн I рсверсивпых счетчиков, сумматор и элементы «И» прямого кода множимого, соединенные с единичными выходами реверсивного счетчика множимого.

Известные аналого-цифровые множительные устройства для перемножения двух аналоговых величин требуют и тактов для преобразования аналоговых величин в коды и и тактов для их перемножения, что снижает общее быстродействие устройства. Кроме того, сумматор и реверсивный счетчик мпохкителя должны иметь цепи сдвига содерхкимого вправо, что усложняет их структуру. Предлагаемо устройство отличается тем, ITD) с целью повышения его быстродействия, опо дополнительно содсрхкит элементы «И» обратного кода множимого, элементы «И» прямого и обратного кодов множителя, основные и дополнительный блоки разделения, блок управления и линию

Б задер>кки, причем, единичные и нулевые выходы реверсивного счетчика множителя и нулевыс выходы реверсивного счетчика множимого соединены со входами элементов «И» прямого п обратного кода множителя и элемента-! о ми «И» обратного кода мпожимого соответственно, а выходы элементов «И» прямого и обратного кода множителя и множимого подключены через основные блоки разделения ко входам сумматора каждого разряда, выход положительного п отрицательного приращения блока формирования сигнала управления к:ножпмого и множителя соединены с управляющими входами элемента «И» прямого и обратного кода множителя и множимого соот2р встствепно, а также через дополнительный блок разде.|е:IIIII и линию задержки со входами основных блоков разделения, подключенных ко входу младшсго разряда сумматора, единичный и пулевой выходы блока управления сое,IIItetIII со входамн блока формирования сигналов управления м охкимого и множителя соответственно.

Схема предлагаемого устройства представлена на чертеже. зО Оно состоит из реверсивного счетчика мно499569

10

3 жимого 1, реверсивного счетчика множителя

2, узла токовой компенсации множимого 3, узла токовой компенсации множителя 4, блоков формирования сигналов управления множимого 5 и множителя 6, элементов «И» прямого кода множимого 7 и множителя 8, элементов «И» обратного кода множимого 9 и множителя 10, основных блоков разделения 11, дополнительного блока разделения 12, линии задержки 13, сумматора 14 и блока управления 15.

На входы блоков формирования сигналов управления множимого 5 и множителя 6 поступают аналоговые величины множимого (х) и множителя (у) соответственно. Цифровые коды множимого и множителя накапливаются в реверсивных счетчиках 1 и 2. Импульсы -.àêтовой частоты (f, ) поступают на счетный вход блока управления 15, с выходов которого сигналы поступают на управляющие входы блоков формирования сигналов управления множимого 5 и множителя 6 так, что в четных тактах работает аналого-цифровой преобразователь множимого, а в нечетных тактах работает аналого-цифровой преобразователь множителя.

Работа устройства происходит в соответствии с формулами

xi+i — — х;+ sign (х — х,) 2-", (1) у + — — у,+sign(y — у,.) 2 (2)

zip< =x;p>yips =х,y;+sign(x — х;)у;2 "+

+sign(у — у;) х + 2 (3) где х и у — аналоговые значения множимого и множителя; я; и у, — коды текущих значений множимого и множителя — содержимое реверсивных счетчиков множимого 1 и множителя 2 соответственно;

z; — код текущего значения искомого произведения — содержимое сумматора 14.

Для четного и нечетного тактов работы предлагаемого устройства формула (3) соответственно принимает вид

z,. =x i+i y,. =х;у, +sign(x — х;)у;2 ", (4)

z; — xi+i yi+ l=2l+i =z +з1дп(у — у;)х;+ 2 (5)

В процессе преобразования аналоговых значений множимого и множителя в коды в следящем режиме в соответствии с формулами (4) и (5) производится вычисление текущего значения произведения множимого на

4 множитель. При этом в зависййбстИ от знака приращения множимого и множителя на сумматоре 14 производится сложение или вычитание сдвинутых на п разрядов вправо значений множимого и множителя с предыдущим значением произведения (х у). Время вычисления произведения в следящем режиме рав1 но двум тактам (1=2 — ). Результат вычисf т ления z; получается в цифровом коде на сумматоре 14.

Формула изобретения

Аналого-цифровое множительное устройство, содержащее реверсивные счетчики множимого и множителя, выходы которых соединены с узлами токовой компенсации, подключенными своими выходами к блокам формирования сигналов управления, выходы положительного и отрицательного приращения которых соединены соответственно со входами сложения и вычитания реверсивных счетчиков, сумматор и элементы «И» прямого кода множимого, соединенные с единичными выходами реверсивного счетчика множимого, отличающееся тем, что, с целью повышения быстродействия устройства, в него дополнительно введены элементы «И» обратного кода множимого, элементы «И» прямого и обратного кодов множителя, основные и дополнительные блоки разделения, блок управления и линия задержки, причем единичные и нулевые выходы реверсивного счетчика множителя и нулевые выходы реверсивного счетчика множимого соединены со входами элементов «И» прямого и обратного кода множителя и элементами «И» обратного кода множимого соответственно, а выходы элементов «И» прямого и обратного кода множителя и множимого подключены через основные блоки разделения ко входам сумматора каждого разряда, выход положительного и отрицательного приращения блока формирования сигнала управления множимого и множителя соединены с управляющими входами элемента «И» прямого и обратного кода множителя и множимого соответственно, а также через дополнительный блок разделения и линию задержки со входами основных блоков разделения, подключенных выходом ко входу младшего разряда сумматора, единичный и нулевой выходы блока управления соединены со входом блока формирования сигналов управления множимого и множителя соответственно.

499569

Составитель А. Писаревский

Техред E. Попурушина 1(оррактор Т. Гревцова редактор Л. Ткрииа

МОТ, Загорский филиал

Заказ 3732 Изд. М 1063 Тираж 863 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5