Ячейка памяти на мдп-транзисторах

 

011 533988

ОГ1ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Со@а Соеетслкк

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 08.04.75 (21) 2121707/24 с присоединением заявки № (23) Приоритет

Опубликовано 30.10.76. Бюллетень № 40

Дата опубликования описания 20.10.76 (51) М. Кл. G 11С 11/40

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.327.66 (088.8) (72) Автор изобретения

Э, Э, Тенк (71) Заявитель (54) ЯЧЕЙКА ПАМЯТИ НА МДП-ТРАНЗИСТОРАХ

Изобретение относится к области вычислительной техники, в частности к запоминающим устройствам.

Известны ячейки памяти на одном, трех или четырех МДП-транзисторах. Для них характерно разрушение информации с течением времени. Вследствие этого в запоминающих устройствах, построенных на базе таких ячеек, требуется периодическое прерывание внешних обращений для проведения цикла регенерации, что снижает быстродействие ячейки.

Из известных ячеек памяти наиболее близкой к изобретению по технической сущности является ячейка памяти на МДП-транзисторах, содержащая запоминающий транзистор, затвор которого соединен с одной обкладкой конденсатора, адресный транзистор, затвор которого подключен к адресной шине, а исток — к числовой шине, и шины импульсного питания.

Однако такая ячейка памяти имеет сравнительно низкое быстродействие и большую потребляемую мощность.

Цель изобретения — снижение потребляемой мощности и повышение быстродействия.

Это достигается тем, что ячейка памяти содержит транзисторы считывания и записи, причем исток транзистора считывания соединен с истоком транзистора записи и со стоком адресного транзистора, затвор транзистора считывания — со стоком запоминающего транзистора и с первой шиной импульсного питания, сток — с истоком запоминающего тран5 зистора другая обкладка конденсатора подключена к истоку запоминающего транзистора, а затвор транзистора записи соединен с второй шиной импульсного питания, сток— с затвором запоминающего транзистора.

10 На фиг. 1 представлена схема предлагаемой ячейки памяти на МДП-транзисторах; на фиг.

2 — временная диаграмма работы ячейки памяти.

Ячейка памяти содержит запоминающий

15 транзистор 1, конденсатор 2, транзисторы считывания 3 и записи 4, адресный транзистор 5, шины 6, 7 импульсного питания, паразитную емкость — конденсатор 8, адресную шину 9, числовую шину 10, паразитную емкость—

20 конденсатор 11, конденсатор 12.

Предлагаемая ячейка памяти может работать в одном из трех режимов: хранение (регенерация), запись, считывание.

Режим хранения (регенерация).

25 В случае отсутствия тактового импульса Ф шина 6 импульсного питания — находится под нулевым потенциалом, поэтому транзистор 4 записи заперт. Тактовый импульс Фь поступающий на шину 7 импульсного питания, про30 ходит через открытый запоминающий транзис533988

50 тор 1, если запоминающий конденсатор 2 заряжен (ячейка памяти хранит логическую единицу), и далее через открытый транзистор 3 считывания заряжает паразитный конденсатор

8. В течение тактового импульса tD через открытый транзистор 4 записи подзаряжается конденсатор 2 путем перераспределения заряда между параллельно включенными конденсаторами 8 и 2.

Если запоминающий конденсатор 2 разряжен (ячейка памяти хранит логический нуль), то тактовый импульс Ф1 не проходит через запертый запоминающий транзистор 1. В итоге не происходит подзаряда конденсатора 2.

P е ж и м з а п и с и, Адресный импульс на шине 9 отпирает адресный транзистор 5 одновременно с поступлением тактового импульса

Ф на шину б импульсного питания. Через открытые транзисторы 5 и 4 обкладка конденсатора 2, соединенная с затвором запоминающего транзистора, подключается к числовой шине 10. Если записывается логическая единица, то цепь заряда конденсатора 2 замыкается через открытый запоминающий транзистор 1.

При записи нуля заряда конденсатора 2 не происходит либо он разряжается через транзисторы 5, 4 и 1, если ранее был заряжен.

P е ж и м с ч и т ы в а н и я. Числовая шина 10 предварительно разряжается, Адресный импульс на шине 9 отпирает адресный транзистор 5 одновременно с поступлением тактового импульса Ф1 на шину 7 импульсного питания. Когда ячейка памяти хранит логическую единицу (конденсатор 2 заряжен), то тактовый импульс 6i через транзисторы 1, 3 и 5 вызывает увеличение (по абсолютной величине) потенциала числовой шины 10. Если ячейка памяти хранит логический нуль (конденсатор 2 разряжен), то запоминающий транзистор 1 заперт и изменения потенциала числовой шины 10 не происходит.

Так как нет необходимости длительного хранения заряда на запоминающем конденсаторе 2, величина его емкости, а следовательно, и размеры могут быть выбраны небольшими.

Важно лишь, чтобы его емкость была существенно больше паразитной емкости конденсатора 11, включенного между затвором транзистора 1 и землей. В ОЗУ, построенном на предлагаемых ячейках памяти, регенерация осуществляется в каждом цикле тактовых импульсов одновременно во всех невыбранных ячейках памяти параллельно с записью или считыванием в выбранный элемент. Поскольку частота регенерации в этом случае велика, величина паразитной емкости конденсатора 8 может быть значительно меньше емкости запоминающего конденсатора 2.

Дополнительное повышение быстродействия в предлагаемой ячейке за счет некоторого увеличения ее площади достигается путем использования конденсатора 12 «бикап» в качестве запоминающего конденсатора. Включение конденсатора 12 показано на фиг. 1, затворный электрод конденсатора 12 должен подключаться к затвору информационного транзистора 1. Величина емкости конденсатора 12 при хранении логической единицы должна существенно превосходить емкость паразитного конденсатора 11, а при хранении логического нуля — намного меньше емкости конденсатора 11 во избежание ложного отпирания запоминающего транзистора 1 при считывании логического нуля.

Использование предлагаемой ячейки памяти на МДП-транзисторах позволяет повысить быстродействие и снизить потребляемую мои ность ОЗУ, построенных на этих ячейках.

Формула изобретения

Ячейка памяти на МДП-транзисторах, содержащая запоминающий транзистор, затвор которого соединен с одной обкладкой конденсатора, адресный транзистор, затвор которого подключен к адресной шине, а исток — к числовой шине, и шины импульсного питания, о тл и ч а ю щ а я с я тем, что, с целью снижения потребляемой мощности и повышения быстродействия, она содержит транзисторы считывания и записи, причем исток транзистора считывания соединен с истоком транзистора записи и со стоком адресного транзистора, затвор транзистора считывания соединен со стоком запоминающего транзистора и с первой шиной импульсного питания, сток — с истоком запоминающего транзистора, другая оокладка конденсатора подключена к истоку запоминающего транзистора, а затвор транзистора записи соединен с второй шиной импульсного питания, сток — с затвором запоминающего транзистора.

533988

Риг 1 запись „ l"

<Риг Р

Корректор Н. Аук

Редактор И. Грузова

Заказ 2268 !4 Изд, ¹ 1694 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская наб., д. 4 5

Типография, пр, Сапунова, 2

UI

Составитель В. Фролов

Техред 3. Тараненко