Преобразователь кодов

 

ОПИСАН ИЕ

ИЗОБРЕТЕНИЯ

Х АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,!ii) 548857

Союз Советских

Сокиалистических

Республик (61) Дополнительное к авт. свид-ву (22) 3 а явлено 04.07.74 (21) 2040802/24 (51) М. Кл.- G 06F 5/02 с присоединением заявки ¹

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 28.02.77. Бюллетень М 8

Дата опубликования описания 30.03.77 (53) УДК 681.325(088.8) (72) Авторы изобретения

А. А. Кошевой и В. H. Франков (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ

Изооретение относится к области вычислительной техники и предназначено для преобразования многоразрядных чисел из одной системы счисления в другую.

Известен преобразователь двоичного кода в двоично-десятичный код градусов и минут, содержащий двоично-десятичный счетчик градусов, двоично-десятичный счетчик минут, двоичный счетчик, дешифратор, вентиль, второй дешифратор, выход которого соединен с двоично-десятичным счетчиком градусов, а вход — со старшими разрядами двоичного счетчика: (1).

Недостатками этого преобразователя являются преобразование только двоичного кода в двоишо-десятичный код градусов и минут и малое быстродействие, определяемое временем, пересчета кода.

Наиболее близким техническим решением к изобретению является преобразователь кодов, содержащий входной регистр, информационные входы которого подключены к входным шинам, генератор импульсов, выходной сумматор, выходы которого соединены с выходными шинам и, дешифратор, переключатель эквивалентов, первый вход которого соединен с управляющим входом выходного сумматора (2). Недостатком этого устройства является узкий класс решаемых задач, так как устройство позволяет осуществлять преооразование кодов, имеющих только постоянную схему опроса разрядов входного кода.

Целью изобретения является расширение класса решаемых задач.

Поставленная цель достигается тем, что в предлагаемое устройство введены элемент И, дешифратор нуля, блок анализа, формирователь адреса, накопитель, причем второй, третий и четвертый выходы переключателя экви10 валентов соединены соответственно с первыми тремя управляющими входами формирователя адреса, информационныс входы выходного сумматора соединены с первой группой выходов накопителя, входы которого

15 соединены с выходами формирователя адреса, а вторая группа выходов соединена с входами дешифратора, выходы которого соединеньт соответственно с четвертым управляющим входом формирователя адреса, управля20 ющим входом входного регистра и управляющими входами блока анализа, выход которого соединен с информационным входом формирователя адреса, пятый управляющий вход которого подключен к выходу элемента

25 И, входы которого соединены соответственно с выходами генератора импульсов и дешифратора нуля, при этом входы дешифратора нуля соединены соответственно с выходами входного регистра и информационными вхо30 дами блока анализа.

548857

На чертеже показан предлагаемый преобра-.îâàòãëü кодов.

Преобразователь содержит генератор 1 импульсов, элемент 2 И, входной регистр 3, дешифратор 4 нуля, блок 5 анализа, дешифратор 6, формирователь 7 адреса, переключатель 8 эквивалентов, накопитель 9, выходной сумматор 10, входные шины 11 и выходные шины 12.

Преобразователь кодов работает следующим образом. Генератор 1 импульсов непрерывно вырабатывает последовательность импульсов, элемент 2 И открывается, и последовательность импульсов поступает на формирователь 7 адреса. Импульсы генератора 1 импульсов осуществляют синхронизацию работы всего устройства, первоначальный адрес накопителя 9 формируется формирователем 7 адреса в соответствии с сигналами, приходящими от переключателя 8 эквивалентов.

Лдрсс начальной ячейки накопителя 9, установленный при помощи переключателя 8 эквивалентов считывается первым тактирующим импульсом, поступающим от элемента 2

И и подается на накопитель 9. Считанный по данному адресу код состоит из двух групп сигналов. Первая группа сигналов является информационной, подается на выходной сумматор 10 и служит для образования выходного кода, а вторая является командной, подается на дешифратор 6 и служит для управления процессом преобразования. На выходе одной из шин дешифратора 6 в соответствии с кодом, поступившей команды появляется сигнал, который поступает на опрос одного илп нескольких разрядов блока 5 анализа.

Выходной сигнал блока 5 анализа в зависимости от входного кода, записанного в анализируемом разряде (или группе разрядов), устанавливает тот или другой адрес следующей ячейки в формирователе 7 адреса.

Вторым импульсом, .поступающим от генератора 1 импульсов, через элемент 2 И по очередному адресу, установленному в формирователе 7 адреса, считывается новая группа сигналов, состоящая также из информационной части, которая подается на выходной сумматор 10, и управляющей, поступающей на дешифратор 6. Дальнейшее преобразование входного кода осуществляется автоматически по,программе, записанной в дополнительных запоминающих ячейках накопителя 9. После полного преобразования кода последней командой, поступающей из накопителя 9 на дешифратор 6, последний выдает сигнал, обнуляющий входной регистр

3 и формирователь 7 адреса. Дешифратор 4 нуля вырабатывает запрещающий сигнал на элемент 2 И. Импульсы от генератора 1 им25

60 пульсов не проходят через элемент 2 И, и схема прекращает работу.

При преобразовании непозиционных кодов в позиционные и обратно последовательный опрос разрядов входного кода неприемлем.

В этом случае необходимо осуществлять неоднократный опрос разрядов входного кода.

С этой целью в предлагаемом преобразователе дешифратор 6 соединен с выходными шинами дополнительных элементов накопптеля. Это дает возможность производить поразрядный опрос преобразуемого кода в произвольном порядке в соответствии с кодом, поступающим пз накопителя 9.

Использование элемен га И, дешифратора нуля, блока анализа формирователя адреса и накопителя позволило значительно расширить класс решаемых преобразователем задач и увеличить его универсальность.

Формула изобретения

Преобразователь кодов, содержащий входной регистр, информационные входы которого подключены к входным шинам, генератор импульсов, выходной сумматор, выходы которого соединены с выходными шинами, дешифратор, переключатель эквивалентов, первый выход которого соединен с управляющим входом выходного сумматора, о т л и ч а ющи и с я тем, что, с целью расширения класса решаемых задач, в него введены элемент

И, дешифратор нуля, блок анализа, формирователь адреса, накопитель, причем второй, третий и четвертый выходы переключателя эквивалентов соединены соответственно с первыми тремя управляющими входами формирователя адреса, информационные входы выходного сумматора соединены с первой группой выходов накопителя, входы которого соединены с выходами формирователя адреса, а вторая группа выходов соединена с входами дешифратора, выходы которого соединены соответственно с четвертым управляющим входом формирователя адреса, управляющим входом входного регистра и управляющими входами блока анализа, выход которого соединен с информационным входом формирователя адреса, пятый управляющий вход которого подключен к выходу элемента

И, входы которого соединены соответственно с выходами генератора импульсов и дешнфратора нуля, при этом входы дешифратора нуля соединены соответственно с выходами входного регистра и информационными входами блока анализа.

Источники информации, принятые во внимание при экспертизе

1. Лвт, св, № 277406, кл. G 06F 5/02, 1969, 2. Лвт, св. № 331382, кл. G 06F 5/02, 1972, 548857

Составитель А. Шкатулла

Техред А. Камышникова

Корректор Е. Хмелева

Редактор Т. Рыбалова

Типография, пр. Сапунова, 2

Заказ 436/12 Изд. № 247 Тираж 899 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5