Устройство для решения систем линейных алгебраических уравлений

 

(11) 564638

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДИПДЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 30. 10.72 (21) 1841617/24 с присоединением заявки № (06 F 15/32

Гасударственный комитет

Совета Министров СССР ао делам иаооретений и аткрмтий (23) Приоритет

{43) Опубликовано 05,07,77.бюллетень № 25 (45) Дата опубликования описания 18.08.77 (53) УДК 68l,325 (088,8) (72) Авторы изобретения

В. П. Боюн и Л. Г, Козлов (71) Заявитель

Ордена Ленина .инс.итут кибернетики Академии наук Украинской ССР (54) УСТРОЙСТВО ДЛЯ.РЕШЕНИЯ СИСТЕМ ЛИНЕЙНЫХ

АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ

Изобретение относится к области вычислительной техники и может быть испопьэовано при построении специализированных и проблемно-ориентированных вычиспитей ных устройств и машин. 5

Известно устройство дпя моделирования обыкновенных дифференциапьных уравнений, содержащее цифровой блок, анапоговые эапо.поминающие устройства, два суммирующих усипитепя с цифровыми управляемыми сопротивпениями во входных цепях и ключи f1|.

Это устройство может быть испопьэовано, для решения систем линейных апгебраичес- ких уравнений, которые предварительно приводятся к эквивалентной системе пинейных 1а дифференциальных уравнений., Низкая точность решения такого устройства обусповпена ограниченной точностью анапоговых блоков, а бопьшое время решения систем алгебраических уравнений — инерци- 20 онностью интеграторов, необходимой дпя обеспечения устойчивости процесса решения.

Наиболее близким техническим решением к изобретению является устройство дпя решения систем линейных алгебраических урав-25 пений, содержащее группы сумматоров приращений, регистров приращения, уэпов умножения приращений, сумматор, группа входов которого соединена с выходами узпов умножения приращений группы, первыв входы которых соединены с выходами соответствующих регистров приращения группы, входы которых соединены со входами соответствующих сумматоров приращений группы, выходы которых соединены с выходами устройства j2) .

Недостатком этого устройства явпявтся большой обьем оборудования, поскольку при решении системы уравнений g -го порядка в устройстве испопьзуется (И 4- И ) узлов умножения приращений, тт интеграторов и ,И сумматоров на (И 1 ) входов, большое

speMrr решения из-за инерционности, вносимой интеграторами, что ограничивает возможность применения устройства в систв мах управпения реапьного, времени,,myri ность автоматизации ввода в устройство и из-за наличия большого количества уэпов умножения, что успожняет блок управления устройства.

564638

Целью изобретения является упр ощенив и, расширение функциональных воэможностей: устройства.

Эта цель достигается тем, что устройство содержит блок управления, блок памяти:коэффициентов, блок памяти невязок, узел умножения невязок, (коммутатор. Выходнблока управления соединены соответ ственно с первым входом коммутатора, входом блока памяти невязок, через блок памяти коэффициентов со вторыми входами узлов умножения приращений группы и первым входом узла умножения; невязок. Выхсщ сумматора через блок памяти невязок соединен ео своим входом и через узел умножения невяэок- — оо--вторым: входом коммутатора, выходы которого соединены со входами регистров приращения группы.

Схема предлагаемого устройства приведена на чертеже. Устройство содержит группы 20 регистров приращения 1,сумматоров приращений 2 и узлов умножения приращений 3, узел умножения невязок 4, сумматор 5, блок а мяти невязок 6, блок памяти коэффициентов

7, коммутатор 8, блок управления 9 и вы- р5 . ходы 10 устройства.

Предлагаемое устройство работает следующим образом.

Исходная система линейных алгебраичес.ких уравнений имеет вид 30 н .Х а; х; =Ь;, ц 1! ()

1= k,2, ° - °

АлгоритМ решения системы уравнений (1) 55 с использованием приращений неизвестных запишется в следующем виде:

6 =Я -Za дх .(ц j ) дх =М; ° Е".; (2)

К-1 х =х . +дх. с 1

< =1,2,...,и

К=1,2,..., где М < — масштабные коэффициенты (8435 М „ 0 ° 1), 50 выбираемые исходя иэ требований сходимости алгоритма и заданного времени ре щения системы уравнений (1 ).

В исходном состоянии коэффициенты 0;, системы уравнений (1 ) записаны: в блоке 55 памяти коэффициентов 7, а значения ; содержатся в блоке памяти повязок 6, Начальные значения искомы= неизвестных

)((0) .0 заносятся в сумматоры приращений 2., 60

Каждая к-я итерация > вычислений содержит rl циклов по числу строк решаемой системы уравнений (1). В -ом цикле осуществляется выдача коэффициентов O "(=

ЯД

= 1, 2..., ц ) иэ блока памяти коэффициентов 7 на вторые входы узлов умножения приращений 3, на первые входы которых

К-4 поступают приращения д х с регистров

1 приращения 1. Результаты произведений к-i д .дх с выходов ° -х узлов умножения

J приращений 3 поступают на группу входов сумматора 5, на другой вход которого подается значение < -й невязки на предыдущей итерации я". с выхода блока памяти не}I вязок 6. На выходе сумматора 5 формируется новое значение -й невязки которое запоминается в блоке памяти невязок 6 и поступает на второй вход узла ум;ножения невяэок 4, на первый вход которо го подается величина М; с выхода блока памяти коэффициентов 7. Полученное на выходе узла умножения невязок 4 значение приращения неизвестной .дх подается через

К коммутатор 8 на вход -го регистра приращения 1, где оно запоминаетсч, и на

1 вход -го сумматора приращений 2, в котором формируется полное значение искоК мой неизвестной х.

В следующем цикле производится обработка (-+ 1 )-й строки системы уравне.ний (1) в соответствии с алгоритмом (2),, в результате чего вычисляется зчачение, k неизвестной X . После обработки всех 1

rt строк:осуществляются аналогичные вычисления на (g. + 1)-й итерации и т. д. до достижения заданной точности решения.

Последовательность переключения коммутатора 8 и выдачи коэффициентов и невязок из блоков 7 и 6 осуществляется с помощью блока управления 9. Блок управления 9 выдает также управляющие сигналы изменения масштаба М (М может быть кратным двум), которое может осуществляться в процессе работы устройства по мере приближения к искомому решению.

Технико-экономический эффект изобретения заключается в том, что предлагаемое устройство имеет существенно меньший

1 объем оборудования по сравнению с из-«. вестными. В известных устройствах используется интеграторов, которые равнозначны по аппаратурным затратам 4 — 5 регистрам приращения, (t7 + н ) узлов умножения

2 приращений и П сумматоров, в то время как в предлагаемом устройстве используется И регистров приращения, (q + 1 ) узлов умножения приращений и один сумматор, Блоки памяти коэффициентов и невязок в известных устройствах аппаратурно совмещены с интеграторами и узлами умножения

5646 38

ЦНИИПИ Заказ 2180/213 Тираж 818 Подписное

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4 приращений и составляют примерно десятую часть общих,аппаратурныхзатрат HB эти блоки. Таким образом.,по объему оборудования известные устройства превосходят .предлагаемое примерно в и раз. Кроме того, в предлагаемом устройстве вместаинтеграторов использованы регистры приращения и благодаря исключению инерционности быстродействие устройства на 2-3 порядка выше, чем быстродействие известных устройств, щ что позволило существенно расширить область применения предлагаемого устройства в системах управления реального времени.

Формула изобретения

Устройство для решения систем линейных алгебраических уравнений, содержащее группы сумматоров приращений, регистров приращения узлов умножения приращений, сумматор, группа входов которого соединена с выходами узлов умножения приращений группы, первые входы которых соедине- 2S ны с выходами„соответствующих регистров приращения группы, входы которых соедипены со входами соответствующих сумматоров приращений группы, выходы которых соединены с выходами устройства> о т л ичающееся тем, что,сцельюупрощения и расширения функциональных возможностей устройства, оно содержит блок управления, блок памяти коэффициентов, блок памяти невязок, узел умножения невязок коммутатор 1 причем выходы блока уп1 равления соединены соответственно с первым входом коммутатора, входом блока па мяти невязок, через блок памяти коэффициентов со вторыми входами узлов умножения приращений группы и первым входом узла умножения невязок, выход сумматора через блок памяти невязок соединен со своим входом и через узел умножения невязок — со вторым входом коммутатора, выходы которого соединены с входами регистров приращения группы.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

% 307404, кл. G 06 F 15/32, 1969.

2. Майоров Ф. В. Электронные цифровые интегрирующие машины", М., Машгиз, 1 962.