Устройство для решения дифференциальных уравлений
О П И С А Н И Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сощз Соаетских Социалистических Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 15.10.74 (21) ¹ 2068138/24 с присоединением заявки № (23) Приоритет Опубликовано 30.08.76. Бюллетень № 32 Дата опубликования описания 10.12.76 (51) М. Кл.2 С 06F 15/32 Государственный комитет Совета Министров СССР ло делам изобретений и открытий (53) УДК 681.3:51(088.8) (72) Авторы изобретения (71) Заявитель В. И. Жабин, В. И. Корнейчук, В. П. Тарасенко и Б. П. Хижинский Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬ УРАВНЕНИЙ Изобретение относится к области вычислительной техники и может быть использовано, например, при построении цифровых вычислительных машин и цифровых моделирующих устройств, выполненных на основе больших интегральных схем. Известно устройство для решения дифференциальных уравнений, содержащее регистр функции, регистры производных, регистры приращений функции, приращений производных и приращений аргумента, регистр старшей производной, регистры постоянных и переменных коэффициентов, блоки анализа, входы каждого из которых соединены с выходами соответствующего триггера знака, выходы одного блока анализа подключены к входам регистра приращений функции, а других — к входам соответствующего регистра приращений производных, блок управления, выходы которого подключены к управляющим входам регистра приращений функции, регистров приращений производных, регистра начального приращения аргумента, регистров приращений аргумента, регистров постоянных и переменных коэффициентов и регистра старшей производной. Однако известное устройство не обеспечивает высокого быстродействия при решении однородных линейных дифференциальных уравнений, так как значительная часть времени решения затрачивается на многократное обращенпе к запоминающему устройству за исходными данными и промежуточными результатами. Цель изобретения — повышение быстродействия при решении однородных линейных дифференциальных уравнений. Это достигается тем, что в состав устройства введены коммутатор, блок сдвига и блок элементов «ИЛИ», причем выходы регистров 1О функции производных и старшей производной через блок сдвига, управляющие входы которого соединены соответственно с выходами коммутатора и блока управления, подключены к информационным входам регистра при15 ращений функции и регистров приращений производных, выходы последних — к входам соответствующих регистров функции и производных и через блок элементов «ИЛИ» к входу регистра старшей производной, а выходы 20 регистров постоянных коэффициентов — к входам соответствующих блоков анализа. Управляющие входы блоков анализа и управляющие входы коммутатора соединены с соответствующими выходами блока управления, выход ре25 гистра начального приращения аргумента — с входами регистров приращений аргумента, выходы которых подключены к входам соответствующих регистров переменных коэффициентов, выходами связанных с соответствующими зО входами коммутатора. 526905 Структурная схема устройства приведена на !ср те)к с. Устройство содержииг пг 1-l-разрядный регистр 1, приращений функции (l — целое число, опредсляемое из соотношения l) logan, m — разрядность операндов, à n — порядок уравнения), пг —, l-разрядные регистры 1.— 1„ приращений производных, т+1-разрядный регистр 21 функции, т+1-разрядные регистры 2„— 2„m+ l- разрядный регистр 2„.„1 старшей производной, блок 3 сдвига, блок 4 элементов «ИЛИ», коммутатор 5, т-разрядные регистры 61 — б„постоянных коэффициентов, триггеры 7! — 7 знака, блоки 81 — 8„анализа, т+2-разрядный регистр 9, переменного коэффициента, т+1-разрядные регистры 9— 9„переменных коэффициентов, т+2-разрядные регистры 10; — 10 1 приращений аргумента, т-разрядный регистр 11 начального приращения аргумента и блок 12 управления. Регистр 11 приращений функции, регистры 12 — 1 приращений производных и регистр 2„+1 старшей производной имеют цепь циклического переноса из старшего разряда в младший, регистры 9 — 9„переменных коэффициентов — циклическую цепь сдвига из младшего разряда в предстарший, а регистр 91 переменного коэффициента — циклическую цепь czl3IIга из предмладшего разряда в старший и циклическую цепь сдвига из предмладшсго разряда в предстарший. Выходы регистра 1, приращений функции соединены с входами регистра 21 функции и через блок 4 элементов «ИЛȻ— с входами регистра 2„+1 старшей производной, а выходы регистров l — 1,„приращений производных подключены к входам соответственно регистров 2 — 2,„производных и через блок 4 элементов «ИЛИ» — к входам регистра 2„+, старшей производной. Выходы регистра 2! функции, регистров 22 — 2„производных и регистра 2„+! старшей производной соединены с информационными входами блока 3 сдвига, а выходы последнего — с входами регистра 11 и р и р а! и е и и Й ф ) I i li II I I I I и с Входа м! 1 р с 11с т р о н 1> — 1„приращений производных. 1(уиравля!ощим входам блока 3 сдвига подключены )г выходов коммутатора 5 и один выход блока 12 управления, выходы младших разрядов регистров 61 — б„и выходы триггеров 71 — 7„— к входам соответственно блоков 81 — 8„анализа. Выходы блока 81 соединены с управляющими входами регистра 1! приращений функции, а выходы блоков 82 — 8„— с управляющими входами соответственно регистров 1г — 1„приращений производных. Выходы регистра 11 начального приращения аргумента подведены к входам регистров 10! — 10„1 приращений аргумента со сдвигом влево на один разряд, а выходы младших разрядов регистров 10,— — 10 — к управляющим входам соответственно регистров 9г — 9 переменных коэффициентов. Входы коммутатора 5 соединены с выходами младших разрядов регистров 9г — 9„ переменных коэффициентов и с выходом предмладшего разряда регистра 91 переменного коэффициента, а к управляющим входам коммутатора подведены соответствующие выходы б.!ока 12 управлсн!и. Кроче того, выходы блоК 11 У IIP ВВ;! CI IÈ51 1!ОДКЛ1О !Спи! К У I I() 313. i ЯЮЩИ М 5 входам соответствснно регистра 1, приращений функции, регистров 1 — 1„приращений производных, регистра 2+! старшей производной, регистров 61 — б„постоянных коэффициентов, блоков 8> — 8„анализа, регистров 91 — 9 10 переменных коэффициентов, регистров 10,— — 10„, прира1цений аргумента и регистра 11 начального приращения аргумента. К входам регистров 9 — 9„переменных коэффициентов подвс„-ена кодовая шина блока управления в 15 1 co0TI3cTcTl3I1II с двоичным кодом, равным — (— E 1. индекс регистров 9 — 9„переменных коэффициентов). Регистр 1, приращений функции, регистры 1г — 1„приращений производных, ре 0 гистр 21 функции, регистры 2> — 2„производных, регистр 2 +1 старшей производной, регистры 9 — 9 переменных коэффициентов и регистры 101 — !0„1 приращений аргумента обладают свойствами сумматора. 25 Устройство работает следующим образом. Пусть необходимо решить однородное линейное диффсрснцпальное уравнение ,1" ) == (» — 1) + +,, + 00 !113 интервале (х„х),) с заданными начальными условиями у, и у ), где j=1, 2,...,n — 1.В исходном состоянии двоичный код г4 записывается в регистр 1! приращений функции, а двончныс коды g„, у„",..., y() — соответственно в 1>сг !стры 1, 1з,..., 1„пр11j)1101С111111 производных, причем положительные значения у„и у заИ IiI!cI Il3aIc1 в прямом коде, а отрицательные— в обратном. Постоянные коэффициенты а„ а>,..., а„> записываются соответственно в регистры 61, 6>,..., б„постоянных коэффициентов i3 прямом кодс, а знаки этих коэффициентов— соответственно в триггеры 71, 7,..., 7„(положительному знаку соответствует О, а отрицательному — 1) . Код начального приращения Ех aj)iyi)e!ITa за!шсывастся в регистр 11 началшюго приращения аргумента, а в регистр 9! переменного коэффициента — удвоенный код х. Остальные регистры устройства уста50 навливаются в нулевос состояние. При решении уравнения устройство работает в трех режимах: в режиме вычисления nepei!eII1II,!x коэффициентов; в режиме вычисления старшей производпои; в режиме вычисления 55 фуцкцци В первом режиме вычисляются переменные коэффициенты Лх Ь,. = .l 60 где i=1,2,...,n. За время решения уравнения вычисления в этом режиме выполняются один раз. Для вычислен>и коэффициентов b; необходимо про65 вести п(пг+1) циклов, состоящих из двух так526905 и — 1 д1"1 —,. 1 1 (i = О, 1 у-о Х7, — Х„ Лх тов. В первом такте блок 12 управления выдает сигнал на управляющий вход регистра 11 начального приращения аргумента и на входные кодовые шины регистров 9,— 9,„переменных коэффициентог,. При этом в регистпах 101 — 10;, 1 приращений аргумента осуществляется суммирование кодов этих регистров с кодом Лх, записанным в регистре 11 начального приращения аргумента, причем приемом кода Лх в регистры 10, 10т,..., 10„1 приращений аргумента управляют младшие разряды соответственно регистров 101, 102,..., 10 приращений аргумента, а приемом кода Ьх в регистр 101 приращения аргумента — младший разряд регистра 9< переменного коэффициента. В регистрах 9 — 9 переменных коэффициентов в этом же такте осуществляется суммиоо1 вание содержимого этихрегистров с кодом —, gt а процессом суммирования управляют младшие разт>яды регистров 101 — 10 т. Во втором такте происходит правь<й сдвиг содержи того регистров 9< — 9„переменных коэффициентов и регистров 101 — 10» т приращений аргумента. При сдвиге в регистрах 9> — 9 переменных коэффициентов циклическая цепь сдвига блокируется блоком 12 управления, а в регистре 9l переменного коэффициента блокируется циклическая цепь сдвига из предмладшего разряда в предстарший. После выполнения (m+1)i очередных циклов дальнейший сдвиг в каждом z-м регистре 91 — 9 переътенньтх коэффициентов (т — индекс регистра) не выполняется, а в каждом -м регистре 101 — 1О т сдвиг прекращается после проведения (тп+1) (7 .- -1) очередных циклов. После завершения вычислений в первом режиме коды коэффициентов Ь,. b.. Ь„запттслиьт соответственно в регистрах 9, 9,..., 9, переменных коэффициентов. Во втором режиме вычисляется очередное значение старшей производной При решении уравнения вычисления в данном режиме выполттяются k паз, т. е. последовательно вычисляются k значений старшей производной. Перед началом вычислештй во втором режиме по сттгттагту блока 12 управления псредлются коды из регистра 1< припащсиий с1>ункции в регистт> 21 функции и из регистров 1;,— 1» пппращений производ Iblx в регистры 2» — 2,-, производных. Затем выполняются тп циклов вычислений, состоящих из n — 1 тактов. В первт-тк и тактах тсаждого цикла блотсуправлеттття последовательно во времени вьтдас т vlIpRB,дят<«т с сигналы на входы блоков 81 — 8» лттллттзл. Еo». в z-х триггерах 71 — 7 записан код О, а в млл".ших разрядах i-x регистров 61 — 6 — код 1, то из г-х регистров 1< — 1„приращений функции .. То З0 65 приращений производштх осуществлястся B»Iдача прямого кода. Если в т-. с триггерах 7< — 7» и в младших разрядах i-x регистров 6< — б„постояиньтх коэффициентов записаны 1, то из 7 -«. регистров 11 — 1„, приращений функции и приращений производнык выдастся обратный код. Когда в младших разрядах z-x регистров Г>1 — 6» постояннык коэффициентов записан О, то код из z-x регистров 1; — 1„приращений функции и приращений производных не выдается. Коды регистра 1 приратцений функции и регистров 1 — 1„приращений производных через блок 4 элементов «ИЛИ» поступают на входы регистра 2.> т старшей производной, где они сумхтир ются. В п4-1-м такте каждого цикла выполняется поавый сдвттг в регистре 2» старшей производной и в регистрах 61 — б„постоянных коэффициентов. При сдвиге в регистре 2„, старшей пооизводной младшие разряды теряются. а в регистоах 61 — 6» постоянны". коэффициентов младшие разряды пег>спттсьтваются в старшие по пит.лической пепи сдвига. При сдвттге обратнь;х кодов в регистпс 2»+т ставшей производной освободпвптиеся старшие разряды заполняются едитпп ами. После выполнения Тп циклов вьтчттслеттий ко j, 77I 1записан в Bcl.TIBET>e 2.< стаоитей поопзводной. Затем по сигналу блока 12 уппавленчя вегистр 1< прит лтттенитт функттии и оегистры 1.— 1, пппращетппт произво>птых устлнллттвлются в н«левое состоянтте. В тпетт ем 1«cжтт«те вы тпслястся ноВое зттл тсттттс ф нкнии в точке х,:т < — — х;+Ах по Формуле tl! < — — ту<+Л77; .. Вычттсленття в длгттто«т режттме вьтполттятотся k рлз за впемя оептеттия уравнетшя. Псрвона Iaëüíî вычисляется приращение << Мт т: — У Ь<77, 7=1 Для это-о необходимо Tlровссти 77т циклов, состоятиттх пз 17 — 1 тлктов. В пег<вых 17 тактах блотс 2 «<пплвлсттття последовлтельтто Во вт>смени вьт:тает сттгнл.дьт тта «пплвд тюттттте входы тсо«тхтутлтот>л 5. тс<«тот>ьттт поочепсдно IIo;IKëþ÷BåT к уппавляюитпм входам блока 3 сдвиг; Bbl«:og предмладшего рл",ряда пегистра 9; перс>:ентюго тсоэфт1>ицттетттл и выходы младшик разрядов регистров 9.— 9„ переменнык коэффициентов. Пои поступлении на ттправлятощтте входы блока сдвига сигналов, сформированных в рсгистрах 9 — 9„ ттсрсктсттш,тх коэффицттcHToB с штдсксами !, кодт т регистров 2-- -2» ппопзгодных и регистра ?, стлрптей TlpoIIBBoëí >ll, имеющих 111\;loкст,т z, тсоез блок сдгттгл передаются в рсгистрт.т 1,— 1, приращений ф«нтстттттт 11 Трттт>лтттс ний производных, пмеющттх ттндсксьт i — !, где султмир ются коды этих регистров. В и+1-м таке по сигналу блока уппагле>тття осуществлястся правый c In »пттолтттетнтй футтктттти, pelITcxnoB 1.— 1,. прпрлт<те;тий производных и регистров 9< — 9„пере «:снных коэффициентов. При сдвиге кода в ре: истрс 9, псосменного коэффициента цикличес526905 кая цепь сдвига из предмладшего разряда в старший блокируется блоком 12 управления. В регистре 1 приращений функции и регистрах 1> — 1„приращений производных младшие разряды при сдвиге теряются, а при сдвиге отрицательных чисел в освободившиеся старшие разряды записываются единицы. После выполнения m циклов вычислений коды новых приращений функции и производных записываются соответственно в регистре 1 приращений функции и регистрах 1 — 1„приращений производных. Затем по сигналу блока управления через блок 3 сдвига осуществляется передача кодов регистра 2 функции и регистров 2 — 2„ производных соответственно в регистр 1 приращений функции и регистры 1> — 1„приращений производных, где происходит формирование новых значений функции и производных. После этого осуществляется установка в нуль соответственно регистра 2 функции, регистров 2 — 2 производных и регистра 2 старшей производной (цепи установки нуля на чертеже условно не показаны). Далее вычисления во втором и третьем режимах повторяются до тех пор, пока не будут получены /г требуемых значений функции и производных соответственно в точках х;((=1, 2, ..., Й). Формула изобретения Устройство для решения дифференциальных уравнений, содержащее регистр функции, регистры производных, регистры прира щепий функции, приращений производных и приращений аргумента, регистр старшей производной, регистры постоянных и переменных коэффициентов, блоки анализа, входы каждого из которых соединены с выходами соотвстствую10 20 5 35 щего триггера знака, выходы одного блока анализа подключены и входам регистра приращений функции, а других — к входам соответствующего регистра приращений производных, блок управления, выходы которого подсоединены к управляющим входам pcI èñòðà прирагцсний функции, регистров приращений производных, регистра начального приращения аргумента, рсгпстров приращений аргумента, регистров постоянных и переменных коэффициентов и регистра старшей производной, отл ич а ю щ е е с я тем, что, с целью повышения быстродействия при решении однородных линейных дифферснциальных уравнений, в него введены коммутатор, блок сдвига и блок элементов «ИЛИ», причем выходы регистров функции производных и старшей производной через блок сдвига. управляющие входы которого соединены соответственно с выходами коммутатора и блока управления, подключены к информационным входам регистра приращений функции и регистров приращений производных, выходы которых соединены с входами соответствующих pcl ècòðoâ функции и производных и через блок элементов «ИЛИ» подключены к входу регистра старшей производной, выходы регистров постоянных коэффициентов подключены к входам соответствующих блоков анализа, управляющие входы которых и управляющие входы коммутатора соединены с соответствующими выходами блока управления, выход регистра начального приращения аргумента подключен к входам регистров приращений аргумента, выходы которых подключены к входам соответствующих регистров переменных коэффициентов, выходы которых соединены с соответствующими входамп коммутатора. 526905 Составитель В. Жабин Техред 3, Тараненко Редактор И. Грузова Корректор О. Тюрина Типография, пр. Сапунова, Z Заказ 2314/5 Изд. Ма 1650 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4 5
