Устройство для регистрации двойных истинных и случайных совпадений
:т, - .. ih 1
Союз Советских
Социалистических
Республик (111 5((iг (1
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заявлено04.07.75 (21) 2153605/21 (51) М. Кл
Н 03 К 19/28 с присоединением заявки №
Государственный комитет
Совета Министров СССР по делам изобретений н открытий (23) Приоритет (43) Опубликовано25.07.77.Бюллетень № 27 (45) Дата опубликования описания17 р8.77 (53) УДК 621.374.33 (088. 8) (72) Авторы изобретения
С. В. Дементий и В. М. Деняк (71) Заявитель (54) УСТРойство для РегистРАБии двойных истинных
И СЛУЧАЙНЫХ СОВПАДЕНИЙ
1
Изобретение относится к импульсной технике, Известно устройство для регистрации 4 совпадений импульсов, содержашее четыре полных сумматора, на входы трех из которых поданы два (или более) сигналов, а выходы которых соединены с четвертым сумматором и многовходовым элементом
И, на другие входы которого поданы сигналы с четвертого сумматора(11.
Это устройство не обладает достаточной разрешаюшей способностью, Известно также устройство для регистрации совпадений, содержашее два формирова- 15 теля импульсов, входы которых соединены с источниками сигналов, выход одного из которых соединен с первыми входами двух логических элементов И, а вы ход в ro рого соединен с линией задержки, и коммутатор логических уровней(21. такое устройство имеет достаточную точность, Целью изобретения является повышение точности устройства. 25
Это достигается тем, что в устройство цля регистрации двойных истинных и случайных совпадений, содержашее два формировагеля импульсов, входы которых соединены
: источниками сигналов, выход одного из которых соединен с первыми входами двух логических элементов И, а выход второго соединен с линией задержки, и коммутатор логических уровней,.введены четыре полу-, сумматора, первые и вторые входы которых соединены с выходами коммутатора логических уровней, третьи входы двух полусумматоров соединены с выходом второго формирователя импульсов1четвертые их входы
> соединены с выходом линии задержки, а третьи и четвертые входы двух других полусумматоров соединены соответственно с выходами логических элементов И, На чертеже изображена структурная электрическая схема устройства, Ус т ройс тво содержи r полусумматоры
1-4, формирователи 5, 6, линию задержки
7, логические элементы И 8, 9, коммутатор 10 логических уровней. На входы 11, 12 подаются входные импульсные последовагельности. С выходов 13, 14 снимается сигнал, соответствующий истинным и случайным совпадениям импульсов.
Каждый полусуммагор состоит соответственно из двух логических апеменгов И и одного двухвходового логического апемента HllH.
Устройство работает спедуюшщ 4 образом.
Сформированные сигналы с выходов 0 формирователей поступают на элементы 8, 9 сигналы с выходов первого формирователя поступают на первые входы элементов
8, 9, с выхода второго формирователя сигналы поступают на вторые входы этих элементов — на элемент 8 непосредственно, на элемент 9 - через линию задержки.
Полусумматоры осуществляют переключение сигналов, поступающих на вторые входы элементов 8, 9. Управление полусуммато20 рами осуществляется путем подачи управляющих потенциалов от коммутатора логических уровней. Так если. на второй вход полусумматора 1 и четвертый вход полу25 сумматора 2 подается потенциал, соответствующий логической 1 (при атом на четвертый вход полусумматора 1 и второй вход попусумматора 2 подается логический
О), то на второй вход элемента 8 совпа3О дений поступают сигналы от второго формирователя через полусумматор 1 без задержки. Через полусумматор 2 на второй вход алемента 9 поступают сигналы, прошедшие пинию задержки, Таким образом, 35 элемент 8 будет осуществлять отбор истин ных и случайных совпадений, в го время как элемент 9 будет осуществлять отбор только случайных совпадений.
После переключения потенциалов на
40 обратные функции элементов 8, 9 поменяются - элемент 8 будет регистрировать только случайные совпадения, а элемент 9истинные и случайные совпадении. При по- . очередном переключении логических уровней 4 на управляющих входах этих полусумматоров, .элементы 8, 9 будут осуществлять отбор истинных и случайных или только случайных совпадений.
Коммутация логических уровней на вторых и четвертых входах полусумматоров 3 и 4 осуществляется точно так же, как и1 тех же входов полусумматоров 1 и 2. С помощью агой коммутации, достигается то, что на выходе полусумматора 3 регистри- руюгся истинные и случайные совпадения, а на выходе полусуммагора 4 — только случайные совпадения.
Коммутатор рабогаег в режиме периодической коммутации логических уровней. При этом период коммутации много меньше харакгернога времени дрейфа разрешающих времен элементов 8, 9.
Приведенная структура устройства обеспечивает режим работы, при котором каждый элемент И половину времени экспозиции регистрирует истинные и случайные совпадения, а вторую половину - только случайные совпадения. При этом исключается та часть|ошибки, которая связана с неидентичностью и нестабильностью разрешающих времен элементов И.
Описываемое:устройство по точности выделения истинных совпадений приближается к параметрам время-амплитудного конвертора, сохраняя быстродейсгвие апементов И. Использование устройства в экспериI ментальной ядерной физике позволяет получить требуемую точность за более короткое по сравнению с существующими устройствами время работы ускорителя (или обеспечивает получение информации с лучшей точностью при том же времени работы ускорителя).
Формула изобретения
Устройство для регистрации двойных истинных и случайных совпадений, содержащее два фо мирователя импульсов, входы которых соединены с источниками сигналов, выход одного из которых соединен с первыми входами двух логических элементов, И, а выход второго соединен с линией задержки, и коммутатор логических уровней, о т л и ч а ю ш и и с я тем, что, с целью повышения точности, в него введены четыре полусуммагора, первые и вторые входы которых соединены с выходами коммутатора логических уровней, третьи
;входы двух полусумматоров соединены с вы, ходом второго формирователя импульсов, четвертые их входы соединены с выходом линии задержки, а третьи и четвертые входы двух других попусуммагоров соединены соответственно с выходами логических алементов И, Ис точ ники информации, принятые ao aHHмание при экспертизе:
1. Патент США № 3710318, . кл. 340-1 46. 1 АВ, 08.0 1.73.
2. Авторское свидетельство СССР
¹ 374746, кл. Н 0.3 К 19/00, 27:08.69.
566356
Составитель Т, АРтюх
Редактор Д, Пинчук Техред О.Луговая Корректор, A. Кравченко
Заказ 2514/40 Тираж 1065 Подписное
ЦНИИПИ Государственного комитета Совета министров СССР по делам изобретений и открытий
113035, Москва, Ж 35, Раушская наб„д. 4/5
Филиал ППП Патент,, г. Ужгород, ул. Проектная, 4
