Устройство для умножения

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТГЛЬСТВУ

Сфюэ Соаатскнк

Сацнвпнстнческн к

Увснублнк (11) 579á17 (61) Дополнительное к авт. свил-ву— (22) Заявлено 25.03.75 (21) 2114925/18-24 с присоединением заявки №вЂ” (23) Приоритет—

{43) Опубликовано0511.77. Бюллетень № 41 (45) Дата опубликования описания 29.11,77 (51) М. Кл.

6 06 F 7/52

ГщЮРииым1 ВВЙФтэт аееп Мпиирею NCI

N ран вза3упии3 а ап к! и (53) УДК

681.3 25(088.8) (72) Авторы

ИЗОбрЕтЕНИя И. Я. Акушский, В. М. Бурцев, Б. Е. дуйсенов и И, Т. Пак (71) ЗВВВИТЕЛЬ Институт математики и механики АН Казахской ССр (54) УС1РОЙС ВО gnq Y14HO EHHH

Изобретение относится к области

Вычислительной техники, в частности

К устройствам для умножения, работаю. щим в системе счисления остаточных классов. 5

Известны устройства умножения (1) работающие в позиционной системе счисления и содержащие регистры множимого, множителя и произведения, сумматор и блок элементов И. 10

Недостатком таких устройств является невозможность работы в системе счисления остаточных классов, что влечет эа собой низкое быстродействие.

Наиболее близким техническим реше- l5 нием к изобретению является устрой-ство, содержащее регистр множимого, регистр миожителя, блок модульного умножения и сумматор (21

Недостатком устройства является 20 низкое быстродействие.

Целью изобретения является повышение быстродействия.

Эта цель достигается тем, что в предложенное устройство введены форми- 5 рователи поправки множимого и множителя, блоки вычитания множимого и множителя, блоки деления множимого и множителя, формирователь преобраэованного множимого и формирователь преобра- «1 эованного множителя, регистр памяти.

Выход регистра множимого подключен к первому входу блока формирования поправки множимого и к первому входу бл ка вычитания множимого. Выход регистра множителя подключен к первому входу формирователя поправки множителя и к первому входу блока вычитания множителя, второй вход которого подключен к выходу формирователя поправки множителя и к первому входу формирователя преобразованного множителя, вто рой вход которого подключен к первому входу блока модульного умножения, к выходу блока деления множимого и к первому входу сумматора, второй вход которого подключен через иегистр памяти к выходу блока модульного умножения, второй вход которого подключен к первому входу формирователя преобразованного множимого, к третьему входу сумматора и к выходу блока деления множителя. Вход последнего подключен к выходу блока вычитания множителя, третий вход которого подключен к второму входу формирователя поправки множителя и к выходу формирователя преобразованного множителя. Вход блока деления множимого подключен к выходу блока вычитания множимогО,второй вход которо579617 го подключен к выходу формирователя преобразованного множимого и к второму входу формирователя поправки множимого. Второй вход формирователя преобразованного множимого подключен к вы 5 ходу формирователя поправки множимого и к третьему входу блока вычитания множимого.

На чертеже дана структурная схема устройства. 10

Оно содержит регистр множимого 1, регистр множителя 2, формирователь поправки множимого 3, формирователь поправки множителя 4, блок вычитания множимого 5, блок вычитания множителя 6, блок модульного умножения 7, блок деления множимого 8, блок деления множителя 9, формирователь преобразованного множимого 10, формирователь преобразованного множителя 11, регистр памяти 12 и сумматор 13.

Устройство работает следующим об:разом.

АВ результат умножения С, разный— можно представить как, .ц (А- a)Q — Ь) d В bA а Ь

+ + - с

Р Р P P P

ГДЕ . A — множимое,  — множитель.

При этом величина поправки а тако 80 ва, что разность A- o делится без остатка на Р1, .а величина поправки

b такова, что разность В- Ь делится без остатка на Р„ . Величина Р1 является первой частью диапазона Р системы 35 счисления и выбрана из условия, что

P> - P . При этом Q =F>< Р ... Р „.

Величина Р„ является второй частью диапазона Р системы счисления и выбрана иэ условия, что Р Р/Р ; при 4О ToM =P„, «,...рЧ - i . ясно, а личина диапазона Р системы счисления равна P - P Р„ . В соответствии с формулой (1) множимое A подается на

Первый вход формирователя поправки,р множимого 3, который вычисляет значение поправки а множимого. Множитель

В подается на вход формирователя поправки множителя 4, который вычисляет значение поправки Ь множителя. Множи- @ мое A подается на вход блока вычитания множимого 5, на второй вход котоаого с выхода формирователя поправки множимого 3 подается поправка g множймого, который вычисляет значение раз @ ности A- O.: . Множитель В подае1ся на вход блока вычитания множителя б, на второй вход которого подается поправка Ь множителя и блок 6 вычисляет значение разности В- Ь

Блок деления множимого 8 осуществ- Ю ляет деление величины A- c3 iVh величину первой части Р; диапазона P

Qam этом получают частное A

Блок деления множителя 9 осуществляет получение частного B. 65

Блок модульного умножения 7 вычисляет значение A В, которое запоминается в регистре памяти 12.

Значение а .3 преобразованного множимого вычисляется формирователем преобразованного множимого 10, значение

4-А преобразованного множителя, вычисляется формирователем преобразованнот

ro множителя 11.

На этом первый этап работы устройства заканчивается. Далее правая часть равенства f 1) преобразуется в две части Р Р; Р,, При этом получают

А.В (А-a) (5- -b) aB bA аЬ

P P P PP PP P

A-а B-Ь так как, то полуР: Рк чают

ЛВ «В ЬЯ ь

A Á Ф + — Ф

Рк где ab — погрешность метода умножения, причем †„ (1, аь

Для нахождения второго слагаемого .необходимо а - В разделить на первую часть Р< диапазона Р системы счисления. Это деление реализуется путем, подачи а.Н на вход формирователя поправки множимого 3 и на вход блока вычитания множимого 5. При этом с выхода блока деления множимого 8 получают частное, которое подается аз на вход су тора 13.

Значение в A вычисляется аналогич-. но.

Частное с выхода блока делеЬА ния -множителя подается на третий вход сумматора 13, на первый вход которого с выхода регистра памяти 12 подается

-значение А В.С выхода сумматора 13 снимается результат С=ф . за счет введения дополнительных блоков предложенное устройство может работать в системе счисления остаточных классов, что .повышает его быстродействие по сравнению с устройствами для умножения, работающими в позиционной системе счисления из-эа независимой поразрядной обработки информации.

Формула изобретения

Устройство для умножения, содержащее регистр множимого, регистр множителя, блок модульного умножения и СУМматор, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены формирователь поправки множимого и формирователь поправки множителя, блок вычитания множимого и блок вычитания множителя, блок деления множимого и блок деления множителя, формирователь преобразованного множимого, формирователь преобразованного множителя, регистр памяти1 причем выход регистра множимого подсоединен ко входу формирователя поправки множимого и к входу блока вычита57961

Составитель H. Жуков.

Редактор Л. Утехина Техред H.Áàáóðêà Корректор М.Демчик

Заказ 4396/45

Тираж 818 Подписное цНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 ния множимого; выход регистра множителя подключен к первому входу формирователя поправки множителя и к первому входу блока вычитания множителя, второй вход которого подключен к выхо5 ду формирователя поправки множителя и к первому входу формирователя преобразованного множителя, второй вход которого подключен к первому входу блока модульного умножения, к выходу блока деления множимого и к первому

Входу сумматора, второй вход которого

Подключен через регистр памяти к выходу блока модульного умножения; второй вход которого подключен к первому входу формирователя преобразованного множимого, к третьему входу сумматора, выходу блока деления множителя, вход которого подключен к выходу блока вычиKания множителя, третий вход которого подключен к второму входу формирователя поправки множителя и к выходу формирователя преобраэованного множителя; вход блока деления множимого подключен к выходу блока вычитания множимого, второй вход которого подключен к выходу формирователя преобразованного множимого и к второму входу формирователя поправки множимого; второй вход формирователя преобразованного множимого подключен к выходу формирователя поправки множимого и к третьему входу блока вычитания множимого.

Источники информации, принятые во внимание при экспертизе:

1. Карцев М.А. Арифметика цифроВых машин. М., 1969, стр. 393-456.

2. Патент США 9 2022785 кл . 235- 165 . 6 .1 1 . 1969 .