Устройство для деления десятичных чисел
1: i) 580554
ОПИСАН И Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Реслублнн (61) Дополнительное к авт. свид-ву (22) Заявлено 17.03.76 (21) 2336366/24 с присоединением заявки № (23) Приоритет
Опубликовано 15.11.77. Бюллетень № 42
Дата опубликования описания 03.11.77 (51) М. Кл.- зG 06F 7 52
Государственный комитет
Совета вкниистров СССР но делам изобретений н открытий (53) УДК 687.325(088.8) (72) Авторы изобретения
В. Л. Волковыский и В. М. Косова (71) Заявитель
Рязанский радиотехнический институт (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ДЕСЯТИЧНЫХ ЧИСЕЛ 1
Предлагаемое изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах универсальных и специализированных вычислительных машинах, предусматривающих выполнение операций десятичной арифметики.
Известны устройства деления десятичных чисел, в которых очередная цифра частного вычисляется с помощью серии вычитаний делителя из положительного остатка до получения отрицательной разности или серии сло>кений делителя с отрицательным остатком до получения положительной или нулевой разности (1).
Недостатком таких устройств является низкое быстродействие, так как для вычисления каждой цифры частного может потребоваться до десяти сложений или вычитаний.
Известно устройство для делений десятичных чисел, содержащее регистр делимого, регистр делителя, регистр частного, блок формирования цифр частного, блок управления и сумматор, два управляющих входа которого подключены к соответствующим выходам блока управления, третий выход которого через блок формирования цифр частного подключен к первому входу регистра частного, второй вход которого подключен к четвертому выходу блока управления и к управляющему входу регистра делимого, первый выход которого подключен к первому входу сумматора, а второй вход последнего — к первому выходу регистра делителя, выход сумматора подключен к входу регистра делимого (2).
5 Недостатком известного устройства является малое быстродействие выполнения операции деления.
С целью повышения быстродействия в предлагаемое устройство введены блок деления на
10 два, блок формирования дополнения и схема сравнения, первый вход которой подключен к выходу блока формирования дополнения, а вход подключен к второму входу схемы сравнения и к выходу блока деления на два, 15 вход которого подключен к второму выходу регистра делителя, третий вход схемы сравнения подключен к второму выходу регистра делимого, третий выход этого регистра подключен к четвертому входу схемы сравнения и к
20 первому входу блока управления, второй и третий входы которого подключены соответственно к выходам схемы сравнения.
На чертеже изображена схема предлагаемого устройства.
25 Устройство содер>кит регистр 1 делимого, регистр 2 делителя, регистр 3 частного, сумматор 4, блок 5 управления, блок 6 деления, блок 7 формирования дополнения, схему 8 сравнения, блок 9 формирования цифр част30 ного.
580554 г1одписное
Тираж 818
Изд. ¹ 889
Заказ 2456/10
Типография, пр. Сапунова, 2
Устройство работает следующим образом.
Первый цикл деления выполняется по обычному алгоритму, остальные циклы выполняются в следующем порядке.
После вычисления очередной цифры и формирования в регистре 1 кода остатка код первой и второй тетрад остатка с выхода 10 поступает на вход 11 схемы 8, код первой и второй тетрад регистра 2 делителя с выхода 12 поступает на вход блока 6 деления на два, а с него — на вход 13 и через блок формирования 7 — на вход 14 схемы 8. Если ни один из выходов 15, 16 схемы 8 не возбуждается, то блок 5 управления вырабатывает сигнал сдвига регистров 1 и 3 на одну тетраду влево.
Этот же сигнал записывает в младший разряд регистра 3 частного цифру с блока 9, после чего выполняется следующий цикл деления.
Если код на входе 11 схемы 8 больше кода на входе 13 и сигнал с выхода 17 регистра 1 на входе 18 схемы 8 равен нулю, то возбуждается выход 15, сигнал с которого поступает на вход блока 5 управления. По сигналу с выхода этого блока происходит вычитание делителя из остатка (восстановление отрицательного остатка) .
Если код на входе 11 не больше кода на входе 14, и сигнал с выхода 17 равен «1», то возбуждается выход 16. Сигнал с него поступает на вход блока 5, по сигналу с которого происходит прибавление делителя к остатку (восстановление положительного остатка).
После восстановления остатка выполняются сдвиг регистров 1 и 3, занесение цифры частного и переход к следующему циклу деления.
Таким образом, введение дополнительных блоков и связей значительно сокращает время выполнения операции деления, в результате чего повышается быстродействие.
Формула изобретения
Устройство для деления десятичных чисел, содержащее регистр делимого, регистр дели5 теля, регистр частного, блок формирования цифр частного, блок управления и сумматор, два управляющих входа которого подключены к соответствующим выходам блока управления, третий выход которого через блок форми10 рования цифр частного подключен к первому входу регистра частного, второй вход которого подключен к четвертому выходу блока управления и к управляющему входу регистра делимого, первый выход которого подклю15 чен к первому входу сумматора, а второй вход последнего — к первому выходу регистра делителя, выход сумматора подключен к входу регистра делимого, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в
20 устройство введены блок деления на два, блок формирования дополнения и схема сравнения, первый вход которой подключен к выходу блока формирования дополнения, а его вход подключен к второму входу схемы
25 сравнения и к выходу блока деления на два, вход которого подключен к второму выходу регистра делителя, третий вход схемы сравнения подключен к второму выходу регистра делимого, третий выход этого регистра подклю30 чен к четвсртому входу схемы сравнения и к первому входу блока управления, второй и третий входы которого подключены соответственно к выходам схемы сравнения.
35 Источники информации, принятые во внимание при экспертизе
1. М. А. Карцев. Арифметика цифровых машин, М., Наука, 1969.
2. Патент США № 3735107, кл, 235-165, 40 опублик. 1974.
