Оперативное запоминающее устройство

 

(Ii) 590 824

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Вова Ооеетекик

Социалистических

Республик

Е оесоюзнгл

1 (61) Дополнительное к авт. свид-ву (22) Заявлено 06.04.76 (21) 2344894/18-24 с присоединением заявки № (51) М. Кл б 11С 11/00

Совета министров СССР по делам изобретений и открытий (43) Опубликовано 30.01.78. Бюллетень № 4 (45) Дата опубликования описания 13.02.78 (53) УДК 628.327.6 (088.8) (72) Авторы изобретения

И. М. Бенцианов, С. Г. Бергштейн, Б. Д, Вайнштейн и В, М. Терешков (71) Заявитель (54) ОПЕРАТИВНОЕ ЗАПОИИНА1ОЩЕЕ УСТРОЙСТВО

ГосудаРственный комитет (23) Пр ори

Изобретение относится к области вычислительной техники и предназначено для использования в вычислительных машинах и устройствах хранения и обработки информации.

Известны оперативные запоминающие устройства, в которых информация при провалах напряжения питания переводится в дополнительное устройство памяти, не требующее энергии в режиме хранения (1). Недостаток таких устройств состоит в том, что в них используются электромеханическис элементы большого размера.

11аиболее близким к изобретению является устройство (2), содержащее блоки памяти, подключенные к выходам регистра адреса и блока управления, шину обращения и кодовые шины адреса. Недостатком такого устройства является его невысокая надежность.

Целью настоящего изобретения является повышение надежности устройства. Для достижения указанной цели устройство содержит счетчик и коммутаторы, выходы которых соединены со входами регистра адреса, управляю;цие входы подключены к выходу блока управления, а информационные — к кодовым шинам адреса и выходам счетчика.

Выход переполнения счетчика соединен с входом блока управления, а тактовый вход и вход обнуления подключены к соответствующим выходам блока управления.

На чертеже представлена блок-схема предлагаемого устроиства.

Оно содержит блоки основной 1 и вспомогательной 2 памяти, регистр 3 адреса, блок 4 управления, шину 5 обращения, кодовые шины б адреса, коммутаторы 7 и счетчик 8, входы тактов 9 и обнуления 10 и выход 11 пере1р полнения которого соединены с блоком 4 уираа влен ия.

Устройство работает следующим образом.

В случае снижения напряжения питания до определенной величины блок 4 управления (б подает импульсы на тактовый вход 9 счетчика, который последовательно перебирает 2 адресов, информацию которых необходимо сохранить. 11ри этом на управляющие входы коммутатора 7 из блока 4 подается сигнал, запрещающий прием информации с кодовых шин б адреса и подключающий регистр 3 адреса через коммутаторы 7 к разрядным выходам счетчика 8. Блоки памяти 1 и 2 в этом случае работают в режимах соответственно чтения и записи.

Информация по каждому из 2" адресов переписывается в блок 2 вспомогательной памяти. После перезаписи с выхода 11 переполнения счетчика 8 на вход блока 4 подается

590824, Изд. № 168

Тираж 738

Заказ 3269/6

I I HO

Подписиос

Типография, пр. Сапунова, 2

3 сигнал на запрещение работы счетчика 8 и консервацию блока 2 вспомогательной памяти. В момент достижения напряжением питания минимально допустимой величины, блок 4 подает одиночный импульс на вход обнуления 10 счетчик 8. После установления последнего в исходное состояние блок 4 включает блоки основной 1 и вспомогательной 2 памяти в режимы записи и чтения соответственно, подает на управляющие входы коммутаторов 7 сигнал запрещения приема информации с кодовых шин 6 адреса для подключения регистра 3 через коммутаторы 7 к разрядным выходам счетчика 8 и посылает импульсы на его тактовый вход 9. Информация

2 адресов переводится в блок 1 основной памяти. 17о окончании перезаписи с выхода 11 счетчика 8 подается сигнал разрешения на вход блока 4, который останавливает счетчик 8, переключает коммутаторы 7 для работы регистра адреса 3 на кодовые шины адреса 6, блокирует работу блока 2 вспомогательной памяти (если он не используется прп дальнейшей работе) и разрешает любой режим обращения к устройству.

Время, необходимое для перезаписи информации, равно Т=Тп.2", где ҄— время одного цикла перезаписи, k — разрядность регистра адреса дополнительной памяти. Если, например, необходимо запомнить содержание 256 адресов с временем цикла основной памяти

0,5 мкс и дополнительной 1,5 мкс, то Т=1,5. .256=384 мкс, что в 5 — 10 раз меньше времени, за которое напряжение питания упадет ниже допустимой величины.

Количество адресов, содержащихся в блоке основной памяти, составляет 2", где n— разрядность кодовых шин адреса, а количество адресов, информацию которых необходимо сохранить после провала напряжения питания, составляет 2", причем k может принимать

5 любое значение, вплоть до k=n.

Изобретение позволяет сочетать быстродействие основной памяти, которая обычно выполняется на полупроводниковых интегральных схемах, с возможностью энергонезависи10 мого хранения информации.

Формула изобретения

Оперативное запоминающее устройство, со15 держащее блоки памяти, подключенные к выходам регистра адреса и блока управления, шину обращения и кодовые шины адреса, отличающееся тем, что, с целью повышения надежности устройства, оно содержит

20 счетчик и коммутаторы, выходы которых соединены с входами регистра адреса, управляющие входы коммутатора подключены к выходу блока управления, а информационные— соответственно к кодовым шинам адреса и

25 к выходам счетчика, выход переполнения которого соединен с входом блока управления, а тактовый -вход и вход обнуления подключены к соответствующим выходам блока управления.

30 Источники информации, принятые во внимание при экспертизе

1. Патент Франции № 2208552, кл. G 06F

11/00, 1974.

2. «Быстродействующая сдвоенная память, 85 сохраняющая информацию при отключении питания», «Электроника», США, № 20, с. 19, 1975.