Запоминающее устройство

 

IT3f С

О АНИЕ

ИЗОБРЕТЕНИЯ ц 588560

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву (22) Заявлено 15.06.76 (21) 2372680/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 15,01.78. Бюллетень № 2 (45) Дата опубликования описания 28.01.78

Гасударственный комитет

Совета Министров СССР по делам нзсбрате ий н етнрытнй (53) УДК 628.327-6 (088.8) (72) Авторы изобретения (71) Заявитель

Н. Н. Журавский, А. М. Селигей и Д. С. Тростянецкий

Киевский ордена Трудового Красного Знамени завод электронных вычислительных и управляющих машин (54) ЗАПОМИКАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники.

Известны запоминающие устройства, содержащие индуктивные элементы памяти, прошитые адресными проводами, включенными последовательно с диодами в местах пересечения координатных шин, подключенных к выходам дешифраторов (1).

Недостатком известных запоминающих устройств является сравнительно малое быстродействие и невысокая надежность, что обусловлено протеканием части токов чтения по невыбранным адресным проводам из-за наличия паразитных индуктивно-емкостных связей выбранного адресного провода с остальными невыбранными адресными проводами. Протекание части тока чтения по невыбранным адресным проводам вызывает появление помех

«нуля». Помехи снижают надежность устройства и его быстродействие, так как усиление сигналов «единиц» производится после окончания действия помех, например путем стробпрования усилителей воспроизведения.

Целью изобретения является повышение быстродействия и надежности устройства.

Это достигается тем, что предлагаемое устройство содержит дополнительный дешифратор и ключи, например, на транзисторах, коллекторы и эмиттеры которых подключены соответственно к началам и концам адресных проводов, а базы — к выходам дополнительного дешифратора.

На чертеже представлена схема запоминающего устройства.

5 Запоминающее устройство содержит индуктивные элементы памяти 1, прошитые адресными проводамп 2, включенными последовательно с диодами 3 в местах пересечения координатных шин 4, 5, дешифраторы б, 7, вы10 ходы которых подключены к координатным шинам 4, 5. Ключи 8 выполнены на транзисторах, коллекторы которых подключены к началам, а эмиттеры — к концам адресных проводов 2. Базы транзисторов ключей 8 под15 ключены к выходам дешифратора 9.

Запоминающее устройство работает следующим образом.

При выборе одного из адресных проводов 2 на координатные шины 4, 5, в месте пересече20 ния которых находится выбранный адресный провод 2, с выходов дешифраторов G, 7 поступают положительный и отрицательный сигналы выборки соответственно. На остальных выходах дешифраторов б, 7 будут соответствен25 но низкие и высокие уровни напряжения. Ток чтения протекает только по выбранному адресному проводу 2. На выходе дешпфратора

9, подключенном к базе транзистора ключа 8, находящемся в месте пересечения возбужден30 ных шин 4, 5, формируется сигнал отрицатель588560

Составитель А. Селигей

Техред А, Камышникова Корректор А. Степанова

Редактор Н. Каменская

Подписное

Заказ 199/10 Изд. № 107 Тираж 778

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Типография, пр. Сапунова, 2

3 ной полярности, запирающий ключи 8, подключенные к выбранному выходу дешифратора 9. На остальных выходах дешифратора 9 формируются сигналы положительной полярности, открывающие ключи 8, базы транзисторов которых подключены к этим выходам дешифратора 9. При возникновении на концах невыбранных адресных проводов 2 разности напряжений из-за паразитных емкостных и трансформаторных связей с выбранным адресным проводом ключи 8, соединенные с невыбранными адресными проводами, открываются, закорачивая их. В результате этого токи, возникающие из-за разности напряжений на концах невыбранных адресных проводов, протекают через открытые транзисторы ключей 8, а не по адресным проводам 2. Зто существенно уменьшает уровень помех и позволяет производить чтение сигналов «единиц», т. е. повысить быстродействие устройства.

Технико-экономический эффект изобретения определяется повышением надежности и быстродействия конкретных запоминающих устройств.

Формула изобретения

5 Запоминающее устройство, содержащее индуктивные элементы памяти, прошитые адресными проводами, включенными последовательно с диодами в местах пересечения координатных шин, подключенных к выходам де10 шифраторов, отли ч а юще еся тем, что, с целью повышения быстродействия и надежности устройства, оно содержит дополнительный дешифратор и ключи, например, на транзисторах, коллекторы и эмиттеры которых подклю15 чены соответственно к началам и концам адресных проводов, а базы — к выходам дополнительного дешифратора.

Источники информации, принятые во внимание при экспертизе

20 1. Шигин А. Г. и Дерюгин А. А. Цифровые вычислительные машины (Память LIBM), М., «Знергия», 1975, с. 92 — 94.