Буферное запоминающее устройство с самоконтролем

 

111} 595796

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сае3 Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 09.11.76 (21) 2417790, 18-24 с присоединением заявки ¹â€” (23) Приоритет (43) Опубликовано 28.02.78. Бюллетень М 8 (45) Дата опубликования описания 02.03.78 (51) M. Кл 2 G 11С 29/00

}осударственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 628.327.6 (088.8) (72) Авторы изобретения

P. T. Сафаров и А. П. Анискевич (71) Заявитель (54) БУФЕРНОЕ ЗАПОМИНА1О1ЦЕЕ УСТРОИСТВО

С САМОКОНТРОЛЕМ

Изобретение относится к вычислительной технике и может быть использовано в телеметрии и связи.

11звсстиы буферные запоминающие устройства.

Одно из известных буферных запоминающих устройств содержит регистры, соединенныс поразрядно, и элементы управления персзаписью по числу регистров 111.

Наиболее близким техническим решением к изобрстсншо является буферное запоминающсс устройство (2), которое содержит и-разрядный рсгистр, выполненный иа RS-триггерах, элементы управления на каждый разряд ,рсгистра, шины записи, считывания.

К недостаткам такого устройства следует отнести невысокую надежность и сложность его резервирования.

Цель изобретения — повышение надежности устройства.

Это достигается тем, что буферное запоминающее устройство содержит для каждого разряда регистра восемь элементов И, элементы задержки и дополнительные RS-триггеры, S-входами подключенные через первый и второй элементы И к элементам задержки и выходам RS-триггеров регистра, входы каждого из которых соединены с шинами записи и считывания, элементами задержки и выходами предыд :щсго разряда. Прямые выходы дополиитсльиых RS-триг ероз coop»IIO;Ibi соответственно с одними| из входов четвертого и восы|ого, третьего и седы|ого элементов И и шинами записи, считыва:-|пя, другие входы четвертого;1 седы|ого элсментов l}. подключены и входных| ш|шам и элсмснl ам задержки, а Вы.,оды элементов 11 каждого разряда— и шинам записи, с»iтывания послед ющегo разряда. Входы третьего и восьмого элементов И сосдинсны с выходными шинами устройства, инвсрсиыс ..-ы: оды Io:loëíilòñ lüных Ь-тр!!ГгсрОВ С 0;I,:lими из ВХОДОВ 155ITOI O II шсстОГО элсмситов }1> }5 1 !10 Входы которых подклю lc!ibi и одном из входов второго элсхlСНта 1!. Ыых01Ы 1р TbCI O li пя10ГО> ITICCTOI О

|1 ВОСЬ310ГО элсмollòOB 1} кажДОI О раз}1ЯДа пОДсосдинсиы и соотвсгствующим входам третьего и восы|ого элементов И последующего разряда, Il выходных| шинам, а выходы чствертого и седьмого элсмснтоз 11 и-го разряда — к входным шинам.

На чсртсже прсдставлс|а функциональная с: сма бу ферного запоминающсго стройства с самоконтролем.

Б; фсрнос запоминающее устройство содержит, например, четыре разрядный регистр 1, выполисниьш на ЯЬ-триггерах 2! — 2„, элементы 3, 4 задсржки, элементы 11 5 — 12 и дополнитсл|и|ыс RS-триггеры 13, 14 для контроля записи 11 считывания информации.

595796

В исходном состоянии RS-триггеры 13 и 14 ка)кдого разряда находятся в нулевом состоя:н1ш. 11ервый сигнал записи поступает через входну!о шину на Ь -вход RS -триггера 2i.

О,новрсмс;1но этот же сш пал через злс3iclJ 1 3 задср)кl и подается на злсмент И э, второй ы од которого сосдипсп с ш1ысрсным выходом Ь5-триггера 2!. Если RS-трштер 2! исправлен и под воздействием первого с..:гнала записи перешел в единичное состояние, то 32 счет воздействия низ1rUi о потснциа Ia I IIBcpclioio выхода Я5-григ1 Ppа 2! злc IPHT И 5 32ICpbIT. 3адср;!.a;I:Ibljl

ci;rHa i Ha Ь-ы.од Я5-триггера 13 !!с:1роходит.

Б исходном IJU;JOHccHJIH элемент 11 10 открыт ьоздсйств!!См иотснциа ia шгвсрсного ыы..ода

Ю-триггера 14, а элемент И 12 закрыт В03дсиствисм потснциа Ia прямого выхода этого жс триггс1)2. В соотвсTcTIJHJ! с этим потснциаl с прямого выхода ЯЬ -триггера 2! подается на

ыход элемента И 10, следующий сигнал записи Iio входи<и! H .JHiе след).ющсго разряда

IIocтj наст на Ь -вход К5-триггера 2 . Если

Ю-триггер 2 нс исправен, т. е. нс пер ходит

ы сдш;ич:ш состояние, то нр!.: отсj тствии злсмситоз И 6 — -9, злсмсп .Ii . 3!!Дсржки, допол;штсльи!ого RS-òðèããcða i i, áj фсрнос запомииаюгцсс устройство выходит из строя, так как иода 12 0 1 j) c+IIQГU C! J J J 2" а и!1 RS l риГГср

23 второго разряда во- сзж;!а лишь тогда, когда ЯЬ-трп!Гср 2 находится в единичном сос rîÿHHH.

Второй CHJ;Iaë записи во 2-и разряде регистра 1 чсрсз элемент 3 задержки попадает на

ыхOJ, элемента И о, который открыт за счет поте!1циала> поступ а!Ощего с инверсного Выхода RS-Tp;i!rcpa 2, не перешедшего ы едини шос состояние под воздсйствисм второго сигнала записи, и подается па сто выход.

Зтпм CJlrHaлом RS-триггер 13 2-го разряда необрати:1О перебрасывается в единичное состояние и открывает элемент И 11 этого жс разряда.

Одновременно воздействием RS-триггера 13 закрывается злсмсит И 9 и открывается элемент И 7. Таким образом, процессом считывания информации с RS-триггера 2з управляет нс неисправный RS-триггер 2>, а исправный

R5- триггер 21, Третий сигнал записи в 3-м разряде регистра 1 через открытый элемент И 11 предыдущсго разряда Ilocrj !!acr íà S-вход RS-триггера 2) и перебрасывает, его в единичное соСТОЯН ИЕ.

Четвертый сигнал записи во 2-м разряде регистра 1 подастся на S-вход RS-триггера 2..

Работа схемы контроля считывания происходит аналогично. L процессе считывания испо. 1ьзу!О ся 3 1c icнт 4 32держки, злсзlенты 111

6 — 9 и QIIo;IHHTCPJbabl!I 1)Ь-триггep 14 кажб дого разряда.

Босота!!оылс:!Ис р2 оo Госпособности: устрой lIJ2 при вы. Одс из стрОя ОднОГО дзоичнОГО элемента Qocrlil астся ценой потери только одной сдш ственной выборки как Ilpi", записи, 10 lак и при считывании.

Формула изобретения

Буферное з;шоминающсе устройство с са10 iIOIIUJJTj)o,lc vl, содсрж !Гцсс !т.-разр11Д;-IblH )Cгистр, выполненный на Я5-триггерах, ши:!ы записи, с !итывания, зходные 11 выходные шиш.1, о т л и ч а ю щ с е с я Гсм, I:î с цель!0 иоыып!Опия иадсжности, c rpÎHUIBa, olio содср20 .к!i i Д;1Я каждо!0 !)азряда рсГист;)2 Bocc ib элементов И, элементы задержки ll дополиитсль ibic К -триггеры, S-ы оды которых через

IcpBûé и второй элсмсIllû И подк;почеиы к элементам задержки и ыыходам RS-i,)iirrcpoз

20 регистра, входы каждого из которых соединс;!ы с шинами записи и считывания, элементами задержки и выхода,lH прсдыд)щего разряда, пр!!мыс выходы дополнительных RS-триггеров соединены coorBCICTBCHH0 с одними из входоы четвертого и зосы1ого, третьего и се ьмого злсмсн1оы И и шинами записи, считывания, др1гис входы четвертого и седьмого элементов И подключены к ьходным шинам и злсмснтам задержки, а ыы.,оды элементов И

36 1.2жДОГО Р23РЯДа 110,1клlочены к Illин2ъ! 32пii си, считыьания последую;цсго разряды, входы третьсго и восы!Ого элементов И соединены с выходными ш:шами j стройства, инверсные выходы дополнительных 45-триггеров соеди.@ Нсиы с одними ИЗ входов пятого и шестого элементов И, другис входы которь|х подключены к одному из входоы второго элемента И, выходы третьего и пятого, шестого и восьмого элементов И каждого разряда подключены к соответствующим входам трстьсго и восьмого элементов И последующего разряда и выходным шинам, а выходы четвертого и седьмого элсмснToв И л-го разряда подкл1очены к Bходным шинам.

Исгоч! ики информации, принятые во внимание ripli экспертизе

1. Авторское свидетельство СССР М 376681, кл. G 11С 9/02, опублик, 06,08.70.

2. Г1атснт Великобритании ¹ 1387882, кл.

G 11С 191 00, оп> блик, 20.04.72, 595796 г !

Составитель Л. Амусьева

Редактор И. Грузова

Корректоры: Л. Орлова и А. Степанова

Тсхред А. Камышникова

Подписное

Заказ 191/17 Изд. ¹ 312 Тираж 734

11ПО Государстве н1ого комитета Совет,. Министров СССР по делам изобретений и открытий

113035, Москва, К-35, Рауь ская i:àá., д. 4, 5

Типография, пр. Сап1. ова, 2

I+i, II)

Буферное запоминающее устройство с самоконтролем Буферное запоминающее устройство с самоконтролем Буферное запоминающее устройство с самоконтролем 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх